Opamp mô phỏng trong cadence

S

shaikss

Guest
Hi, Tôi thiết kế một mạch điện đơn giản trong nhịp bằng cách sử dụng Opamp. Tôi sử dụng biểu tượng Opamp từ Giải pháp thư viện của nhịp. Ban hành kèm được mạch và cốt truyện. Xin vui lòng cho tôi biết lỗi ở đâu và lý do tại sao tôi nhận được đầu ra đính kèm. Dự kiến ​​đầu ra là 10 lần so với tín hiệu đầu vào. Kết quả sẽ được đo tại đầu ra của opamp wrt mặt đất. Tôi đã sử dụng 80nA như IDC cho opamp và Vdd và VSS là 15-15V. Dưới đây là sơ đồ khối nội bộ của opamp được tìm thấy trong nhịp. Opamp được mô phỏng như khác biệt giữa amp và bộ khuếch đại CS, đó là hoàn toàn đúng sự thật. Nhưng tôi không nhận được lý do tại sao tôi có những kết quả. Cảm ơn!
 
Với một cái nhìn nhanh chóng tìm thấy rằng bạn đã kết nối Ibias của 80nA pin Vbias của cs_amplifier, hoàn toàn là nhầm lẫn! Một cách chính thức và không chính thức thích hợp hơn là để thiết lập các máy phát điện FET cấp một gương lên và sau đó chia sẻ sản xuất điện áp hoặc máy nhân bản Ibias bất cứ nơi nào khác trong ckt của bạn. Opamp này phù hợp cho các ứng dụng của bạn hoặc bạn chỉ cần lấy nó từ nơi bạn đã và bạn mong đợi để làm việc chỉ bằng cách may mắn?
 
Với một cái nhìn nhanh chóng tôi thấy rằng bạn đã kết nối Ibias của 80nA pin Vbias của cs_amplifier, hoàn toàn này là nhầm lẫn Một cách chính thức và không chính thức thích hợp hơn là để thiết lập các máy phát điện của một gương FET cấp lên và sau đó chia sẻ điện áp sản xuất, nhân bản Ibias bất cứ nơi nào khác trong ckt của bạn. Opamp này phù hợp cho các ứng dụng của bạn hoặc bạn chỉ cần lấy nó từ nơi bạn đã và bạn mong đợi để làm việc chỉ bằng cách may mắn
Hi jimito13, tôi có opamp này từ Giải pháp thư viện của Cadence. Đây là thư viện mặc định mà chúng tôi nhận được từ nhịp. Vì vậy, tôi cảm thấy này opamp cần làm việc. Kể từ khi các biểu tượng cho thấy IDC, tôi đã cho IDC là 80nA. Điều này là wrt biểu tượng của Opamp. Làm thế nào tôi nên sửa điều này? Hình ảnh kèm theo là hướng dẫn sử dụng Cadence. Thanks
 
Xu hướng của amp cs là ok. Thiên vị điện áp được tạo ra bởi các diode kết nối FET trong các tế bào cặp khác. Tôi sẽ nói rằng bạn nên, ít nhất, làm tăng điện trở R0, R1 và R3 bởi nói .. 100 lần. Sau đó, bạn nên kiểm tra những gì jimito13 nói. Điều này phù hợp cho các ứng dụng của bạn? Trong những hình ảnh bạn được đăng ở trên, một hiện tại 10uA được sử dụng để thiên vị các bóng bán dẫn không 80nA.
 
REPEAT:
Một cách chính thức và không chính thức thích hợp hơn là để thiết lập các máy phát điện FET cấp một gương lên và sau đó chia sẻ các điện áp sản xuất, gương Ibias bất cứ nơi nào khác trong ckt của bạn.
Đây là cách để xây dựng một hệ thống phân cấp chính xác của các tế bào thiết kế mặc dù trong cấu hình của shaikss điện áp mong muốn vẫn được sản xuất và chia sẻ như ông mong muốn.
 
Tôi lặp lại: con đường để xây dựng 1 hệ thống phân cấp chính xác các tế bào thiết kế mặc dù cấu hình shaikss của các điện áp mong muốn được vẫn còn sản xuất và chia sẻ như ông mong muốn
Jimito13, Làm thế nào để tiến xa hơn? Tôi cần phải làm thay đổi nào? Vì đó là thư viện mặc định, là nó khả thi để làm thay đổi?
 
Tôi giả sử rằng nếu tế bào này cung cấp cho bạn khả năng nhìn thấy nó bên trong, sau đó bạn có thể sửa đổi ảnh chụp màn hình it.The bạn cung cấp như lamoun nhận thấy đề xuất 10uA Ibias.So bắt đầu từ there.Then chạy thoáng qua phân tích và xem nếu vấn đề biến mất.
 

Welcome to EDABoard.com

Sponsor

Back
Top