Opamp Cascode gấp mạch thiên vị

[analog_fever]

Tôi đang cố gắng thiết kế cascode opmap gấp cho lần đầu tiên, và tôi tự hỏi làm thế nào để thiết kế các ckt thiên vị. Kèm theo đây là ckt (Johns, Martin). Tôi không có Q12 và Q13 tại chỗ. Tôi biết cuốn sách cung cấp một ckt thiên vị, nhưng tôi đang tìm kiếm để đến với một cái gì đó đơn giản, và tôi thực sự cố gắng để tìm hiểu làm thế nào chúng tôi thiết kế một ckt thiên vị đơn giản. Tôi đến tối đa các điểm mà tại đó tôi biết các dòng cần thiết thông qua mỗi bóng bán dẫn để phù hợp với thông số kỹ thuật của tôi. Vấn đề chính là với VB1 vtgs thiên vị và VB2, và làm thế nào để giữ cho quý 3 và quý 4 trong bão hòa. Tôi có một nguồn 10uA hiện nay cho Ibias1. Tôi tạo ra Ibias2 bởi phản ánh từ Ibias1. Điều gì quyết định các nguồn điện áp Q5/Q6 (VTG cống Q3/Q4)? Bất kỳ hướng dẫn / cái nhìn sâu sắc từ các nhà thiết kế có kinh nghiệm thực sự đánh giá cao.

 

[haff99]

Nó không quan trọng nếu bạn giữ cho quý 3 và quý 4 bão hòa bởi vì bạn không nhận được bất kỳ thu được từ các thiết bị. Tuy nhiên tùy thuộc vào cách bạn thiên vị VB1 cơ bản bạn đang kẹp chảy của quý 3 và quý 4 VT + điện áp dư thừa trên VB1. Vì vậy, họ sẽ ở lại trong độ bão hòa nếu bạn thiên vị VB1 một cách chính xác. Điều quan trọng nếu bạn giữ Q5, 6,7,8,9,10 trong độ bão hòa nếu không điện áp đầu ra của bạn sẽ giảm giết chết đạt được của bạn.

 

[analog_fever]

Hey ... cảm ơn, đã có thể nhận được tất cả các bóng bán dẫn trong bão hòa bằng cách sử dụng VB1 và VB2.