On-chip gỡ lỗi - bất kỳ thông tin?

[vsop]

Hi, Liều ai nghe thấy bất cứ điều gì về "on-chip gỡ lỗi"? Nó trông giống như ICE từ quan điểm của người sử dụng xem, nhưng một số các mạch đã được xây dựng trong chip của các nhà cung cấp chip. Bất kỳ thông tin được chào đón.

 

[gabby]

JTAG [/u] giao diện (một số chip cũng có gỡ lỗi giao diện nối tiếp như PIC). Sử dụng đầu tiên của jtag quét ranh giới pin io thử nghiệm của chip và hệ thống, và cũng có thể nếu bạn có một đèn flash rõ ràng, bạn có thể ăn xin nó bởi sự thay đổi pin của chip. Chip khác (phổ biến nhất trong dsp), bạn có thể sử dụng giao diện cũng debbug chip. Họ có toàn bộ sức mạnh giống như một băng thực sự cho thời gian thực (jtag kết nối LPT hoặc nối tiếp của máy tính), nhưng họ có rất nhiều funtionaly cho debbuging (phá vỡ poits đọc đăng ký một số chụp, ăn xin mem, bãi chứa mem, vv ..). Trân trọng. 8)

 

[El_Paco]

hi VSOP ... tôi đã tìm thấy một bài báo bắt đầu với BDM nhưng điều này là một biến thể của OCD ... và nó giải thích các biến thể khác cho một con chip gỡ lỗi tôi hy vọng nó sẽ giúp bạn ;-) cái nhìn tại h ** p :/ / w * w * w.macraigor.com / zenofbdm.pdf

 

[vsop]

Thanx cho thông tin của bạn. Tôi đang làm việc trên một dự án mới, trong đó có khu công nghiệp bao gồm một số MCU. Do hạn chế số lượng pin, nó rất khó cho chúng tôi để xây dựng bất kỳ FPGA đồng ICE bên cạnh này SOC. Vì vậy, tôi đang tìm kiếm bất kỳ thông tin về việc làm thế nào để xây dựng mạch gỡ lỗi nội bộ on-chip. Những gì tôi thích là một cái gì đó như thế từ FS2 ( http://www.fs2.com ), nhưng tôi có thể xây dựng mà bởi bản thân mình. Tôi vẫn đang chờ đợi lời khuyên nào, thanx.