nhanh giao diện dựa trên cấu trúc tích hợp công cụ cho các kỹ sư HDL

[Topweaver]

Tôi xin lỗi nếu bạn đã thấy chủ đề này tại khu vực tải phần mềm.
Tôi nói như vậy để gửi một chủ đề ở đây.

Topweaver v2.0
Một giao diện dựa trên công cụ để kết nối mô-đun HDL, còn được gọi là cấu trúc
hội nhập.Bạn có thể sử dụng nó trong ASIC, FPGA hoặc CPLD thiết kế.

FEATURES
Trích xuất cảng từ các module tế bào tự động
Họ và trộn Verilog, Verilog VHDL năm 2001 và được hỗ trợ
Ngôn ngữ tự động nhận dạng
Kết nối các cảng trong giao diện đồ thị
Great trực quan viện trợ trong khi kết nối
Liên kết công nghệ thông minh cho phép bạn kết nối cổng tự động
Xe buýt kết hợp và xây dựng InOut
Tạo Verilog / VHDL kết nối mô đun tự động
Đầu ra mô-đun kiến tóm tắt trong định dạng HTML
Đầu ra định dạng tập tin danh sách
DelayGen
...

Trang chủ: http://www.topweaver.com
Tải về: http://www.topweaver.com/download.htm
Nhanh Demo: http://www.topweaver.com/demo.htm

Topweaver.com

 

[Vicent Yang]

Rất tốt nhờ công cụ cho các bài viết của bạn/ Cảnh báo # 1 - Không nhờ hoặc bài viết vô ích khác tại elektroda!

 

[Topweaver]

Cảm ơn.Tôi đã dành nhiều tháng bằng văn bản chương trình này.Đối với công việc của ban ngày, tôi chủ yếu viết Topweaver vào ban đêm và holidays.I đánh giá cao sự giúp đỡ của bạn nếu bạn có thể khuyên bạn nên Topweaver cho người khác.

 

[Vicent Yang]

Hiện công cụ này được thử nghiệm trước hoặc một phiên bản beta của nó.I không có nghĩa là những gì tôi có thể phụ thuộc vào công cụ này hoặc i phải kiểm tra nó trước khi tôi sử dụng nó nhiều.

 

[Topweaver]

Chào.Topweaver v1.0 được phát hành tháng năm 2002.Topweaver v1.1 được phát hành vào tháng sáu năm 2002.V1.1 chạy ổn định cho tháng.Cho đến tháng năm nay, tôi quyết định cho phép Topweaver có nhiều người dùng hơn.Mã số được thêm vào để làm cho nó dễ dàng hơn để sử dụng.Các tập tin thực thi đầy đủ được xây dựng vào tháng 9 năm 2003.Cùng với sự khởi đầu của văn bản tài liệu và trang web mới, tôi đã cung cấp các phần mềm để bạn bè của tôi để thử nghiệm, các chuyên nghiệp FPGA / ASIC là người kỹ sư.Hơn 50 dự án thực Topweaver đã được thử cho hai tháng gần đây, bao gồm các dự án lớn có hơn 1000 cảng.Tôi nghĩ rằng bây giờ Topweaver v2.0 là ổn định.Bạn có thể tải về và thử nghiệm nó tại http://www.topweaver.com/download.htm.
Kính trọng

 

[eltonjohn]

Tôi đang cố gắng sử dụng Topweaver .. với một lõi làm việc đầy đủ ...nhưng nó không thể trích xuất MODULES trong VHDL ..và tôi không biết tại sao .. nó không thấy một THING trong VHDL nhưng khi tôi "dệt" ở Verilog nó hoạt động ..
Cả hai phiên bản của IP của tôi trong Verilog một công việc .. VHDL
Sự giúp đỡ rất nghèo ...
bất kỳ cơ thể đã làm một số công việc này với ..

Có Posible dệt chỉ với các mô tả TOP các module?BẤT CỨ Body Knows

 

[Topweaver]

Hi, Topweaver V3.0 hiện đang được thử nghiệm cuối cùng trước khi phát hành.Xin vui lòng chờ vài ngày.Cảm ơn bạn.

 

[yeewang]

Hi, topweaver, công việc rất lớn.

Tôi đang xem xét việc bắt đầu 1 dự án bản thân mình.
Tương tự như bạn, làm việc ban đêm

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />Tôi có một số câu hỏi ở đây.

Làm sao bạn ghi các Verilong / VHDL parser?Lex / Yacc hoặc một số người khác không?

Những gì giao diện thư viện để bạn sử dụng?Tôi nhận thấy rằng bạn hỗ trợ cả hai cửa sổ / phiên bản Linux.Có nghĩa là, bạn đã sử dụng một nền tảng độc lập giao diện thư viện, đã không bạn?

Thx trước.

 

[oxford]

Đó là một ý tưởng tốt!Tôi sẽ sử dụng nó trong hệ điều hành của tôi, sau này tôi sẽ
cung cấp cho một phản ứng.
cảm ơn cho công cụ tuyệt vời này.

 

[Topweaver]

Hi, phân tích cú pháp này là phát triển một cách độc lập.Các lỗi trong v2.0 đã được cố định trong v3.0.Sự hỗ trợ cho Linux là dựa trên rượu vang.Trong v3.0, nhiều tính năng được thêm vào, và hạn chế được lấy ra.Các tài liệu sẽ được better.Thank bạn.