nhập khẩu Verilog & VHDL hỗn hợp ngôn ngữ thiết kế với Debussy

[foster_cn]

Hi, Does bất kỳ một trong biết làm thế nào để nhập khẩu Verilog & VHDL hỗn hợp ngôn ngữ thiết kế với Debussy?Làm thế nào để chỉnh sửa tập tin *. f danh sách thiết kế?
Debussy phiên bản của tôi là 5.2v9, tôi nghĩ nó nên hỗ trợ tính năng này.
Thanks trước!

 

[foster_cn]

không ai có thể giúp?cảm ơn

 

[adanshen]

Debussy có thể hỗ trợ tương tự trong sạch và
nguyên chất kỹ thuật số, do đó, tôi đoán nó có thể hỗ trợ
các loại thiết kế pha trộn

 

[roger]

bạn không thể sử dụng tập tin f để nạp thiết kế pha trộn.
bạn phải biên dịch chúng với cơ sở dữ liệu Debussy
vericom verilog_file
vhdlcom vhdl_files

nhập khẩu thiết kế từ thư viện!

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Mát mẻ" border="0" />