Nhãn ngắn trong Cadence Virtuoso

[tromeros]

Chào,
Tôi đã thiết kế một inductor xoắn ốc tại Cadence Virtuoso và trong Schematics tôi thiết kế các pi-mạch tương đương với gộp các phần tử thụ động.Tôi muốn làm cho LVS.Những thành công bố trí đi kiểm tra DRC.Tuy nhiên trong LVS chạy sau khi tôi nhận được thông báo rằng có một thời gian ngắn giữa các cảng, có ý nghĩa từ các cảng nằm trên các cạnh của các inductor.
Câu hỏi của tôi là tôi nên làm gì để vượt qua thành công của LVS?
Thanx in advance!

 

[Fom]

Bạn có thể sử dụng thêm một lớp dummy này bao gồm inductor và giới thiệu một nguyên tố mới trong tập tin COMAND LVS.

 

[tromeros]

Hi Fom,
bạn có thể là một chút cụ thể hơn?
Bạn nói sử dụng một lớp dummy.Toàn bộ cấu trúc sử dụng kim loại 4 và kim loại 3 cho các hầm.Lớp dummy nơi mà nó nên được đặt và các loại kim loại những gì cần?Và những gì về các chân?Họ vẫn sẽ tạo thành một đoạn ngắn.
Thanx a lot.Tôi đánh giá cao bất kỳ chi tiết thêm.

 

[Hughes]

Thêm một lớp marker để đánh dấu inductor.Kim loại được đánh dấu phải được trừ ra khỏi kim loại bản gốc để tạo các kết nối.
VÀ INDMARK METAL4 IND
KHÔNG METAL4 IND METAL4A
METAL4A sử dụng cho các kết nối.

 

[tromeros]

Hi một lần nữa,
trong quá trình của tôi không có lớp marker.Tôi sử dụng quá trình AMS035.
Tôi thấy chỉ có một lớp INDDEF để xác định inductor.Tuy nhiên vẫn còn lỗi.
Tôi ve cũng thấy trong bài viết khác mà tôi nên sử dụng một INDDUMMY trên inductor này.Tôi không có các lớp.
Trong các câu trả lời của bạn xin được như là giải thích chi tiết hơn, vì tôi m vẫn còn là một người mới bắt đầu trong virtuoso.
Cảm ơn rất nhiều.

 

[Fom]

INDDEF, INDMARK, INDDUMMY.
Tôi nghĩ rằng tất cả chúng đều giống nhau: Cuộn cảm định nghĩa.
Nhưng nếu bạn có lớp INDDEF đó có nghĩa là Cuộn cảm có thể đã được xác định trong tập tin lệnh LVS của bạn.Kiểm tra bạn LVS tập lệnh.Nếu nó sử dụng lớp INDDEF?
Nếu vậy có thể là bạn đã thực sự ngắn trong bố trí.
Debug bạn LVS trên bố trí đơn giản mà bao gồm Cuộn cảm chỉ.

 

[tromeros]

Hi, trước hết tôi muốn cảm ơn sự giúp đỡ của bạn nhưng tôi vẫn còn có những khó khăn để khắc phục vấn đề.Tôi sẽ được cụ thể hơn để bạn có thể giúp tôi tốt hơn.
Tôi đang sử dụng kim loại 4 cmos AMS quá trình.Tôi chỉ có thể định nghĩa lớp INDDEF và không INDDUMMY hoặc INDMARK.Tôi cho rằng rằng họ là như nhau.Đối với LVS và DRC, RCX tôi sử dụng assura.
Vì vậy, tôi tạo ra một lớp INDDEF bao gồm toàn bộ cấu trúc.Sau đó, tôi nên làm gì?Tôi nên viết trong môi trường assura những lệnh mà bạn nói trong bài viết của bạn?
Xin giải thích chi tiết.
Thanx rất nhiều, một lần nữa

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />

 

[rượu]

Trong GDS thêm lớp dummy

Trong quy tắc tập tin của bạn phải thêm các quy tắc cho inductor
như điện trở, bạn có thể không phải là một kim loại cho 2 tên
này là dành cho lpe LVS để giải nén

Rượu

 

[dodo]

là có một cách để thiết kế cảm ứng với quá trình TSMC30 bởi vì nó không có bất kỳ của các lớp đã được đề cập đến??

 

[Hughes]

Nếu muốn, bạn có thể thêm các lớp đánh dấu bởi bản thân bạn.

 

[dodo]

Hughes đã viết:

Nếu muốn, bạn có thể thêm các lớp đánh dấu bởi bản thân bạn.