nghi ngờ về tính FET

S

Sita

Guest
chào.

Tôi có một nghi ngờ về lý do cho một dốc nhỏ ở vùng bão hòa của cống là những gì hiện tại v / s.drain-nguồn điện áp sau khi pinch đạt MOSFET-off.

Nếu bạn có bất kỳ cuốn sách tốt MOSFET này mô tả các hành động thú vị nội bộ, xin vui lòng chia sẻ.

Cảm ơn,
Sita

 
Hi Friend,

Có rất nhiều sách cho việc này.Tham khảo
* Thiết bị điện tử và vi mạch Lý thuyết - Nashelsky và Boylestad
* Thiết bị điện tử và mạch - David A. Bell
* Thiết bị điện tử - Salivahanan
* Thiết bị điện tử - Macmillan & HalkiasKính trọng,
Avinash.S.

 
trong phương trình cho hiện tại của bạn có thể thấy Chiều dài (L) trong mẫu số ....khi pinch tắt là đạt đến độ dài từ từ đó bắt đầu giảm bù đắp cho tăng VGS và vì thế một dốc chậm là thu được ...

 
Sita đã viết:

chào.Tôi có một nghi ngờ về lý do cho một dốc nhỏ ở vùng bão hòa của cống là những gì hiện tại v / s.
drain-nguồn điện áp sau khi pinch đạt MOSFET-off.

 
Chào,

Tại bão hòa, FET sẽ có gần như liên tục và tối đa hiện tại và hiện nay chỉ tăng với VDS.Nhưng với ảnh hưởng của các kênh λ điều chế dài, có tầm ảnh hưởng của r0 ≈ (1/λIsat), sẽ có một độ dốc.

regds,
Anup

 
octocreation đã viết:

Chào,

.....
Nhưng với ảnh hưởng của các kênh λ điều chế dài, có tầm ảnh hưởng của r0 ≈ (1/λIsat), sẽ có một độ dốc.

 
này được gọi là kênh-Chiều dài Modulation

chk này giải thích
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 

Welcome to EDABoard.com

Sponsor

Back
Top