nghi ngờ trong Verilog

[deepu_s_s]

Xin chào bạn bè,

Là $ rand () có sẵn trong Verilog?Nếu vậy làm thế nào để sử dụng?bất cứ ai có thể tải lên các tài liệu liên quan đến đó

Thanks and Regards
Deepak

 

[FvM]

$ ngẫu nhiên () được xác định ít nhất kể từ Verilog-2001, xem IEEE spec, có tại EDAboard.Nhưng đó là tài liệu chỉ với các công cụ, mà có thể sử dụng chức năng này.ví dụ như ModelSim, nhưng không phải với các công cụ biên dịch.