nào là tốt hơn

D

dinesh.4126

Guest
Chào,

Tôi có một số nghi ngờ ở đây.Hy vọng sẽ nhận được một số lời khuyên từ u.

A)

luôn luôn @ xung posedge (hoặc rẽ posedge)

bắt đầu

if (rst)

active_H <= 0;

khác

active_H <= 1;

cuối

B)

luôn luôn @ CLK posedge (hoặc rẽ posedge)

bắt đầu

if (rst)

active_H <= 0;

if (pulse)

active_H <= 1;

khác

active_H <= active_H;
# Kích thước của tín hiệu xung đồng hồ là 1 chu kỳ của CLK.(posedge để posedge)
cuối
Hỏi:

1) Vì sao?Ảnh hưởng đến thiết kế của tôi là gì?(thời gian,
tổng hợp)

2) Thay vì sử dụng CLK posedge để nắm bắt tín hiệu xung, là nó là tốt
thực hành để sử dụng CLK negedge?

 
Dinesh,

Khi bạn nói xung posedge.Bạn đang tuyên bố một đồng hồ mới.Nếu tín hiệu xung được tạo ra từ đồng hồ.Bạn nên sử dụng CLK posedge, như bạn không muốn đồng hồ thêm interpredted trong thiết kế của bạn bằng các công cụ tổng hợp.

Nếu bạn sử dụng CLK negedge, nó có ý nghĩa thiết kế một lần nữa, như là chu kỳ nhiệm vụ và các yếu tố thời gian khác sẽ đi vào hình ảnh.

Trong trường hợp của bạn là 2 thực hiện những gì bạn cần phải có.

 

Welcome to EDABoard.com

Sponsor

Back
Top