miễn phí công cụ SystemVerilog

[Mike_D]

Có bất kỳ công cụ miễn phí có hỗ trợ SystemVerilog? Tôi đang tìm vào CAD các công cụ và phương pháp thiết kế tại nơi làm việc (may mắn bắt đầu với nhà nước một khá nhiều trống), và ít nhất là để xác minh SystemVerilog dường như làm chỉ là về tất cả mọi thứ tôi đang tìm (hạn chế ngẫu nhiên, khẳng định, vv). Tôi có thể nhận được một bản sao của eval Questa hoặc Aldec, nhưng kể từ khi nó trong một thời gian ngắn như vậy thời gian tôi muốn có được một cảm thấy tốt hơn cho ngôn ngữ đầu tiên, để tôi có thể eval công cụ không phải là langauge chính nó. Tôi không chắc chắn 100% tôi muốn đưa chúng ta mà tuyến đường được nêu ra, và sự khác biệt chi phí là rất lớn. Cảm ơn, Mike

 

[stevenlee]

mô hình sim

 

[Mike_D]

Vâng, tôi đang tìm kiếm miễn phí (ít nhất là như trong bia, nếu không phải là F / OSS). Và Questa Mentor là những gì các cuộc gọi cao của phiên bản cuối cùng của họ tại ModelSim, ModelSim SE không có hỗ trợ đầy đủ cho testbenches SystemVerilog hoặc khẳng định.