mới bắt đầu học: lập trình truy cập được thiết kế bởi CPLD / FPGA?

[sunyixiang]

Tôi cần phải thiết kế 8 quầy độc lập lập trình bằng cách sử dụng CPLD hoặc FPGA trên một nô lệ kiểu VMEbus.Tần số đồng hồ để các quầy là 160 MHz và B, họ đếm được lập trình từ 4.000-5.300.Các đầu ra của 8 kênh nên được sóng vuông với 30-40 kHz.

Tôi muốn thiết kế các quầy bằng cách sử dụng CPLD hoặc FPGA, là nó chăng?Hoặc bạn có một ý tưởng tốt hơn?

Nếu tôi có thể hoặc phải sử dụng CPLD hoặc FPGA, mà một tốt hơn?Điều gì thiết bị nào để chọn?Kit phát triển gì để tôi chọn?

Tôi là một người mới bắt đầu và không biết làm thế nào và nơi tôi bắt đầu dự án này.Cảm ơn rất nhiều.
Xin lỗi, nhưng bạn cần phải đăng nhập để xem tập tin đính kèm này

 

[alvinus]

nếu u có FPGA, tất nhiên đi với FPGA kể từ khi có thể giữ cửa hơn vv
tôi nghĩ rằng bất cứ bộ phát triển FPGA sẽ làm phải không?đối với tôi, col của tôi chỉ cung cấp Altera up2 ban
u cần phải sử dụng mã số HDL làm hoặc chỉ với cổng logic?

 

[echo47]

Tôi sử dụng khác nhau Xilinx FPGAs, vì vậy tôi đề nghị không tốn kém Spartan-3 FPGA.Ngay cả một nhỏ nhất có trên 1.500 flip-flops, nhiều chuyện để xây dựng một số quầy lập trình.160 MHz là tốt.

Bạn có thể mua Spartan 3 Starter Kit từ hoặc Xilinx hoặc Digilent.Digilent cung cấp bộ dụng cụ với FPGAs kích thước khác nhau, nhưng tôi nghĩ rằng bạn cần phải tải về phần mềm phát triển từ Xilinx (hoàn toàn miễn phí nhưng rất lớn).The kit Xilinx bao gồm CD-ROM.
http://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=DO-SPAR3-DK
http://www.digilentinc.com/info/S3Board.cfm

Nếu bạn chưa bao giờ được dùng FPGAs, hãy cẩn thận của một đường cong học tập dốc.Bạn sẽ muốn học Verilog hoặc VHDL, bởi vì nó dễ dàng hơn rất nhiều schematic nhập cảnh.

Nếu dự án của bạn có thể chờ đợi một thời gian ngắn, cũng xem xét các Spartan-3E mới.Một số cải tiến tốt đẹp trong đó có cấu hình mới phương pháp đơn giản hơn.

Tôi không biết gì về kiểu VMEbus, nhưng xét rằng FPGAs hiện đại nhất không giao diện trực tiếp đến 5V logic.