một cảnh báo về các thiết kế biên dịch: fanout

[iamczx]

Cảnh báo: Thiết kế 'top' chứa 2 lưới fanout cao. Một số fanout của 1000 sẽ được sử dụng để tính toán sự chậm trễ liên quan đến các mạng lưới. (TIM-134) Làm thế nào để loại bỏ cảnh báo này? sử dụng set_max_fanout lệnh? cảm ơn trước

 

[henrik2000]

Có thể bạn đang cố gắng lái xe đến entites nhiều với tín hiệu duy nhất. cố gắng để chia sẻ .. Khi bạn không cung cấp cho rất nhiều chi tiết về bộ công cụ được sử dụng, hoặc ngôn ngữ hoặc là nó thực sự khó khăn để giúp bạn

 

[jankin]

có lẽ bạn nên tìm kiếm mạng.

 

[iamczx]

Tôi sử dụng Verilog. Khi tôi biên dịch "top", tôi đặt CLK và tín hiệu rẽ như mạng lý tưởng. Vì vậy, các fan hâm mộ-out net sẽ không được CLK và RST net, là nó? Và, là có bất kỳ lệnh để tìm ra mạng lưới fanout hign?