K
khorlipmin
Guest
Tôi đang sử dụng AMS HIT-KIT, tôi không chắc chắn cho dù vấn đề này là thiết kế bộ cụ thể. Tôi định nghĩa các bóng bán dẫn cổng nhiều trong sơ đồ và bố trí (sọc). vì vậy nếu bạn quan sát nó trong netlist, một NMOS 4-cửa sẽ có m = 4,0 liên quan với nó. Tuy nhiên tôi không để trích xuất thông tin này thông qua bố trí. Nó luôn luôn trích ra thành bốn bóng bán dẫn, tất cả có m = 1.0 do đó làm cho LVS của tôi thất bại. Giải pháp duy nhất cho đến nay là để thay đổi netlist chiết xuất m = 4,0 và LVS sẽ vượt qua. Điều này là bực bội cho các mạch lớn. Bất cứ ý tưởng tôi đã làm những gì đã làm sai? cảm ơn rất nhiều.