S
seeya
Guest
Với ngày nay ngày càng lớn và phức tạp kỹ thuật số vi mạch và hệ thống-on-Chip (SoC) thiết kế, đóng cửa quyền và toàn vẹn thiết kế mạch điện đang bắt đầu trở thành một trong những thách thức kỹ thuật chính, qua đó tác động đến tổng thời gian của thiết bị để thị trường.
Số tiền cắt của điện tiêu thụ bởi một số thiết bị có thể gây ra những vấn đề thiết kế đáng kể.Ví dụ, gần đây đã công bố một CPU tiêu thụ 100 amps ở 1,3 volt, mà tương đương với 130 Watts!Điều này đòi hỏi cấp thiết bị đóng gói đắt tiền và chìm nhiệt.Gradient nhiệt trên chip có thể gây ra căng thẳng dẫn đến hư hỏng cơ khí sớm, và hành động của cơ thể cung cấp tất cả các quyền lực này vào chip là không nhỏ.Vì vậy, ngay cả trong trường hợp các thiết bị dự định để sử dụng trong các thiết bị cầm tay không dư dật, nơi quyền lực là sẵn, điện-thiết kế nhận thức có thể cung cấp lợi thế cạnh tranh với sự tôn trọng để cân nhắc như kích thước và chi phí của việc cung cấp điện và hệ thống làm mát.
Đa số các quyền lực đang trở nên nghiêm trọng Xem xét trong trường hợp thiết kế điện thấp.Việc sử dụng ngày càng tăng của pin xách tay (thường không dây), hệ thống điện tử là nhu cầu lái xe vi mạch và thiết bị SoC tiêu tốn một lượng nhỏ nhất có thể có quyền lực.
Bất cứ khi nào các ngành công nghiệp di chuyển từ một nút công nghệ khác, những hạn chế quyền lực hiện được thắt chặt và khó khăn mới nổi lên.Power-ràng buộc liên quan đang được áp dụng trong suốt toàn bộ dòng chảy thiết kế để tối đa hóa hiệu suất và độ tin cậy của thiết bị.Trong trường hợp của ngày nay rất lớn và phức tạp thiết kế, triển khai thực hiện một mạng lưới điện đáng tin cậy và tản quyền lực giảm thiểu đã trở thành thách thức lớn cho các đội thiết kế.
Tạo tối ưu thiết kế điện thấp liên quan đến việc cân bằng như thời gian-so-năng lượng và diện tích-so-năng lượng ở các giai đoạn khác nhau của dòng chảy thiết kế.Thành công lực thiết kế nhạy cảm đòi hỏi các kỹ sư có khả năng chính xác và hiệu quả thực hiện các cân bằng.Để đạt được điều này, các kỹ sư cần truy cập vào các phân tích phù hợp năng lượng thấp và các công cụ tối ưu hóa, cần phải được tích hợp với và áp dụng trong suốt toàn bộ RTL-to-GDSII dòng chảy.
Hơn nữa, để xử lý các interrelationships phức tạp giữa các hiệu ứng đa dạng, nó là cần thiết để sử dụng một môi trường thiết kế tích hợp trong đó tất cả các công cụ điện được tích hợp hoàn toàn với nhau, và cũng khác với phân tích và động cơ thực hiện trong dòng chảy.Ví dụ, để có đầy đủ các tài khoản cho các tác động của hiệu ứng giảm điện thế, điều quan trọng để có một môi trường có thể derate cho thời gian ngày một ô-by-di động dựa trên cơ sở giảm điện áp thực tế.
Các công cụ phân tích thời gian sau đó sẽ làm cho việc sử dụng dữ liệu này để xác định thời gian derated tiềm năng để thay đổi các đường dẫn quan trọng.Lần lượt, các công cụ tối ưu hóa nên sửa đổi thích hợp để thiết lập địa chỉ tiềm năng hoặc giữ những vấn đề mà xuất hiện như là một kết quả của những thay đổi thời gian.
Bài báo này lần đầu tiên mô tả các tản quyền lực quan trọng nhất và cân nhắc phân phối.Những yêu cầu cho một môi trường thấp đúng thiết kế điện mà địa chỉ cân nhắc những quyền lực trong suốt toàn bộ RTL-to-dòng chảy thiết kế GDSII sau đó được giới thiệu.
Xin ref: h ** p: / / www.eedesign.com/story/OEG20030609S0059
Số tiền cắt của điện tiêu thụ bởi một số thiết bị có thể gây ra những vấn đề thiết kế đáng kể.Ví dụ, gần đây đã công bố một CPU tiêu thụ 100 amps ở 1,3 volt, mà tương đương với 130 Watts!Điều này đòi hỏi cấp thiết bị đóng gói đắt tiền và chìm nhiệt.Gradient nhiệt trên chip có thể gây ra căng thẳng dẫn đến hư hỏng cơ khí sớm, và hành động của cơ thể cung cấp tất cả các quyền lực này vào chip là không nhỏ.Vì vậy, ngay cả trong trường hợp các thiết bị dự định để sử dụng trong các thiết bị cầm tay không dư dật, nơi quyền lực là sẵn, điện-thiết kế nhận thức có thể cung cấp lợi thế cạnh tranh với sự tôn trọng để cân nhắc như kích thước và chi phí của việc cung cấp điện và hệ thống làm mát.
Đa số các quyền lực đang trở nên nghiêm trọng Xem xét trong trường hợp thiết kế điện thấp.Việc sử dụng ngày càng tăng của pin xách tay (thường không dây), hệ thống điện tử là nhu cầu lái xe vi mạch và thiết bị SoC tiêu tốn một lượng nhỏ nhất có thể có quyền lực.
Bất cứ khi nào các ngành công nghiệp di chuyển từ một nút công nghệ khác, những hạn chế quyền lực hiện được thắt chặt và khó khăn mới nổi lên.Power-ràng buộc liên quan đang được áp dụng trong suốt toàn bộ dòng chảy thiết kế để tối đa hóa hiệu suất và độ tin cậy của thiết bị.Trong trường hợp của ngày nay rất lớn và phức tạp thiết kế, triển khai thực hiện một mạng lưới điện đáng tin cậy và tản quyền lực giảm thiểu đã trở thành thách thức lớn cho các đội thiết kế.
Tạo tối ưu thiết kế điện thấp liên quan đến việc cân bằng như thời gian-so-năng lượng và diện tích-so-năng lượng ở các giai đoạn khác nhau của dòng chảy thiết kế.Thành công lực thiết kế nhạy cảm đòi hỏi các kỹ sư có khả năng chính xác và hiệu quả thực hiện các cân bằng.Để đạt được điều này, các kỹ sư cần truy cập vào các phân tích phù hợp năng lượng thấp và các công cụ tối ưu hóa, cần phải được tích hợp với và áp dụng trong suốt toàn bộ RTL-to-GDSII dòng chảy.
Hơn nữa, để xử lý các interrelationships phức tạp giữa các hiệu ứng đa dạng, nó là cần thiết để sử dụng một môi trường thiết kế tích hợp trong đó tất cả các công cụ điện được tích hợp hoàn toàn với nhau, và cũng khác với phân tích và động cơ thực hiện trong dòng chảy.Ví dụ, để có đầy đủ các tài khoản cho các tác động của hiệu ứng giảm điện thế, điều quan trọng để có một môi trường có thể derate cho thời gian ngày một ô-by-di động dựa trên cơ sở giảm điện áp thực tế.
Các công cụ phân tích thời gian sau đó sẽ làm cho việc sử dụng dữ liệu này để xác định thời gian derated tiềm năng để thay đổi các đường dẫn quan trọng.Lần lượt, các công cụ tối ưu hóa nên sửa đổi thích hợp để thiết lập địa chỉ tiềm năng hoặc giữ những vấn đề mà xuất hiện như là một kết quả của những thay đổi thời gian.
Bài báo này lần đầu tiên mô tả các tản quyền lực quan trọng nhất và cân nhắc phân phối.Những yêu cầu cho một môi trường thấp đúng thiết kế điện mà địa chỉ cân nhắc những quyền lực trong suốt toàn bộ RTL-to-dòng chảy thiết kế GDSII sau đó được giới thiệu.
Xin ref: h ** p: / / www.eedesign.com/story/OEG20030609S0059