LNA đầu vào và đầu ra phù hợp

C

chunlee

Guest
l'm thiết kế một LNA cửa khẩu thường sử dụng công nghệ CMOS.Các đầu vào và cổng ra của CG-LNA cần kết hợp tới 50 ohm.

i chọn W / L của các MOSFET để 1/gm = 50 ohm = đầu vào của nó trở kháng.Nhưng vấn đề là khi tôi cố gắng để phù hợp với cổng ra của LNA để 50Ohm sử dụng LC mạch kết hợp, tôi thấy rằng trở kháng của các cổng đầu vào sẽ thay đổi từ 50Ohm.
Làm thế nào tôi có thể giải quyết vấn đề này?Tại sao tôi đọc từ giấy, họ sử dụng 1/gm = 50, họ vẫn có thể kết hợp các cổng ra vào 50Ohm?

cảm ơn.

kính trọng,
chunlee

 
Đó là do sự tách biệt giữa các nguồn và cống, nếu isoation là phù hợp với người nghèo sản lượng sẽ ảnh hưởng đến kết hợp đầu vào.Cũng cần phải chắc chắn rằng các mạng lưới sản lượng L không thay đổi DC của bạn thiên vị của thiết bị hoạt động của bạn, đôi khi người sử dụng sai L mạng và trực tiếp kết nối các nguồn hoặc thoát xuống mặt đất qua inductor.Thay vì LNA cửa khẩu thông thường, phổ biến nguồn casecode với cửa khẩu thông thường là tốt hơn cho ứng dụng RF.

 
cảm ơn cho pi331133.

Tôi đang thiết kế chung cửa khẩu LNA.Như tôi biết, CGD sẽ cộng hưởng với inductor tại cảng xuất tại freq mong muốn.CGD là nó vẫn sẽ hủy hoại sự cô lập mạch?làm thế nào có thể cải thiện sự cô lập LNA cho cửa khẩu thông thường?

nhờ một lần nữa ...

 
Tôi nghĩ rằng cascode cấu hình là tốt hơn.

 
tôi nghĩ rằng chỉ có đầu vào phù hợp cho những tiếng ồn thấp nhất.
các trận đầu ra là dành cho các maxgain.

 
Hi Chunlee, tôi nghĩ cho LNA cửa khẩu phổ biến, cổng là một AC tốt mặt đất, do đó, trong lý thuyết, CGD là không có hiệu lực từ ngày đầu vào.Tôi nghĩ rằng kể từ khi bạn kết hợp đầu vào tới 50 Ohm, Gm của bạn là khoảng 20 mS.Vẽ mạch tín hiệu nhỏ của LNA cửa khẩu thông thường, điện áp thoát ảnh hưởng đến id, id ảnh hưởng đến VGS.Bạn có thể thực hiện một s-mô phỏng thông số, để có được S12 và S21, sau đó bạn sẽ biết việc tăng giá của LNA và sự cô lập của cống và nguồn.Đối với thiết kế của bạn, nó là một thiết kế cấp tin hoặc một thiết kế vi mạch cấp, nếu nó là một trình độ thiết kế vi mạch, tôi rất recommond các LNA nguồn phổ biến.Đối với chung Gate LNA, nguồn betwen isolaton và cống trong vòng một bóng bán dẫn được người nghèo.Đối với LNA nguồn phổ biến để giảm thiểu hiệu ứng CGD của bóng bán dẫn nguồn chung, một casecode chung cổng bóng bán dẫn được đưa vào, ngay cả như vậy, đầu ra vẫn có hiệu lực từ ngày kết hợp đầu vào.somepapers chèn tập trung vào một số mạng LC giữa các bóng bán dẫn nguồn chung và bóng bán dẫn cổng thông thường để thực hiện kết hợp tốt hơn trong hai giai đoạn cho một NF tổng thể tối thiểu.

Trong thực tế, phù hợp với không phải là quan trọng đối với LNA, nếu bạn có thể đạt được một kết hợp tốt hơn -20 dB, đó là đủ.Các số kỹ thuật chính cho LNA là sức mạnh, IP3, điện tăng và NF.trừ khi bạn đang thiết kế một LNA độc vi mạch, đầu ra phù hợp với không cần phải kết hợp tới 50 Ohm, cần kết hợp với đầu vào của máy trộn hoặc đệm.The trade-off giữa sức mạnh và NF vẫn là một vấn đề của LNA.Đối với LNA mục tiêu là làm thế nào để đạt được NF tốt nhất dưới chính quyền hạn chế và điều kiện ESD.Đối với các số kỹ thuật của đạt được, IP3, vv họ không khó khăn như vậy để đạt được.Thomas H Lee có một giấy tập trung vào việc thiết kế LNA, ông đã bàn về các cấu trúc khác nhau của LNAs và NF liên quan tối thiểu của họ một cách chi tiết.Nó là một giấy rất tốt cho LNA thiết kế.Bạn có thể có một cái nhìn của nó.

 
hi, pi331133.cảm ơn bạn đã trả lời của bạn.

i có một câu hỏi nhiều hơn nữa.

hầu hết các tiểu bang CMOS LNA LNA giấy tờ của họ đạt được như s21.nhưng để xác định s21, chúng ta cần xác định nguồn và trở kháng tải.Thông thường chúng tôi sử dụng 50Ohm cho trở kháng nguồn của chúng tôi.Nhưng giá trị trở kháng tải thông thường họ sử dụng để xác định s-tham số là những gì?là nó 50Ohm?

 
Hi Chunlee,

Việc đạt được là S21 hay S12, nó phụ thuộc vào đó là đầu vào thiết bị đầu cuối (nó không phải là một vấn đề, tôi phải không?

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />

).Để đạt được quyền lực, như chúng ta đã biết, quyền lực = sqr (điện thế) / trở kháng.Vì vậy, bạn có thể tham khảo này để tính toán được sức mạnh để trở kháng đầu ra khác nhau.Trong quá trình mô phỏng, nếu giả lập của bạn có thể cho phép bạn chọn trở kháng phù hợp tại đầu ra (ADS ví dụ), rằng sẽ dễ dàng cho bạn.Nếu không, bạn cần tính đến nó bằng chính mình.(Theo phương trình được đề cập ở trên).Giả sử, lúc đầu vào là có, Vin, Rin và pin, các hiện được Vout, rout và Pout.Vì vậy, việc đạt được quyền lực là Pout / Pin = (Vout / Vin) ^ 2 * (Rin / rout).Thông thường các Rin = rout = 50, do đó giành được quyền lực là giống như đạt được điện áp, nếu Rin ≠ rout, bạn cần phải chăm sóc về tỷ lệ trở kháng.

Trong s-tham số, các Ohm 50 là một giá trị bình thường sử dụng rộng rãi cho các mô phỏng, bạn có thể xác định giá trị khác nhau, một khi bạn làm điều này, bạn nên nhớ rằng mô phỏng của bạn không thể là 50 Ohm.bạn có thể cần tiện tính toán một số kết quả.Nếu giả lập của bạn là đủ tốt, nó có thể chuyển đổi nó cho bạn tự động, bạn có thể tham khảo sách hướng dẫn giả lập của bạn để có một ý tưởng.

Đối với các trở kháng tải, nó phụ thuộc vào những gì sau LNA mạch của bạn.Có một bộ lọc hoặc trộn hoặc đệm.ví dụ: nếu mạch là một máy trộn, bạn có thể chỉ định hoặc hàng trăm Ohm 1K cho nạp.Tôi nghĩ rằng bạn chỉ có thể chỉ định một giá trị để có một thử.Cảm ơn bạn.

 
hi pi331133, cảm ơn bạn đã trả lời của bạn.tôi thực sự đánh giá cao nó.i chỉ bắt đầu nghiên cứu của tôi trong CMOS RFIC một vài tháng trước.i có nhiều điều muốn học, đặc biệt là đối với thiết kế mạch rf.

u nào biết cách sử dụng hspice?i sử dụng hsipe cho mô phỏng mạch RF của tôi.

cảm ơn bạn một lần nữa.

 
Hi Chunlee, Welcome to RFIC trường.Diễn đàn này là một diễn đàn rất tốt.Tôi leraned nhiều từ nó.Ngoài ra chúng tôi có thể giúp đỡ nhau từ diễn đàn này.Đối với hspice, tôi không có tay nghề trong đó.Hướng dẫn sử dụng luôn được các giáo viên tốt nhất cho công cụ thiết kế vi mạch.Tuy nhiên, nếu có vấn đề trong thiết kế, nó là aleays niềm vui của tôi để chia sẻ các vấn đề từ bạn.

 
cho LNA nguồn chung whats giá trị tiêu biểu cho i gây S12 có desined một LNA UWB S12 và tôi nhận được ít hơn -20 dB, S22 ít hơn nhưng sau đó -10 dB S11 ít hơn -3 dB có nghĩa là Tôi không nhận được trận đầu vào tốt ...bất kỳ trợ giúp!!

/ k

 
Hi pi331133
như bạn nêu ở trên, một số tập trung vào giấy intermatching giữa nguồn chung và các cửa khẩu phổ biến bằng cách sử dụng LC mạng.Thực sự nó có thể cải thiện NF tổng thể, nhưng nó xấu đi đầu vào kết hợp (S11), bạn có nghĩ rằng phương pháp này rất hữu ích trong thực tế?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top