Liệu các LNA cần ESD?

L

lianghuamo

Guest
Nếu không, nó rất dễ thất bại: nếu có, NF sẽ suy biến.

 
Được tìm ra thỏa hiệp mà bạn có thể sống với nó.
Để giảm thiểu tiếng ồn xuống cấp cố gắng để tích hợp mạch ESD trong trận đầu vào NF (nếu thiết kế topology cho phép này).

 
Một giải pháp phổ biến là sử dụng một chip xoắn ốc shunting-on để node mặt đất.

 
dsjomo đã viết:

Một giải pháp phổ biến là sử dụng một shunting xoắn ốc on-chip tới nút mặt đất.
 
RE: Onchip xoắn ốc điện dẫn

Đừng quên rằng bạn có thể phải xử lý một cành của hàng chục amps.Đó là nhanh chóng, có lẽ một phần nghìn giây hoặc lâu hơn, nhưng bạn chạy các nguy cơ bốc hơi bất kỳ-chip điện dẫn trên.Tôi đã thấy hàng trăm đầu vào ngày shottky điốt bốc hơi "on-chip" của tĩnh, và chúng được khá ruged điốt.

Bạn không thể đánh bại một loạt chip cap off, theo sau là một chip điện dẫn shunt.Trong điều kiện khắc nghiệt, bạn cũng có thể muốn có một vài ohms kháng loạt.

 
RF mà không có miếng đệm bảo vệ ESD tồn tại, nhưng không tối ưu cho sản xuất khối lượng lớn.
Good RF tấm lót không ảnh hưởng đến hiệu suất của bạn nhiều.

 
Tôi nghĩ rằng cách tốt nhất để trả lời là ... tìm đến các nhà máy LNA tốt nhất, cụ thể là: Miteq.
Nhìn bên trong một LNA Miteq, bạn sẽ tìm thấy ESD bảo hộ, thường không về RF đầu vào, nhưng trên các đường DC.
Như bạn chắc chắn biết, phóng điện, đó là một hiện tượng nhanh, có phổ rằng giảm như sự gia tăng tần số (phản ứng Fourier của xung a).
Vì vậy, hầu hết các mùa thu năng lượng ESD vào tần số thấp hơn, và kinh nghiệm đã chỉ ra rằng frequentely dòng DC là "cửa khẩu quan trọng" đối với ESD, hơn là cổng RF.

Bảo vệ quyền cung cấp dòng DC của LNA của bạn với một điện trở tiếp theo là loạt Zeners hay một loạt các điốt Schottky.

 
mariotti Sergio đã viết:

Tôi nghĩ rằng cách tốt nhất để trả lời là ... tìm đến các nhà máy LNA tốt nhất, cụ thể là: Miteq.

Nhìn bên trong một LNA Miteq, bạn sẽ tìm thấy ESD bảo hộ, thường không về RF đầu vào, nhưng trên các đường DC.

Như bạn chắc chắn biết, phóng điện, đó là một hiện tượng nhanh, có phổ rằng giảm như sự gia tăng tần số (phản ứng Fourier của xung a).

Vì vậy, hầu hết các mùa thu năng lượng ESD vào tần số thấp hơn, và kinh nghiệm đã chỉ ra rằng frequentely dòng DC là "cửa khẩu quan trọng" đối với ESD, hơn là cổng RF.Bảo vệ quyền cung cấp dòng DC của LNA của bạn với một điện trở tiếp theo là loạt Zeners hay một loạt các điốt Schottky.
 
Tôi đã tải lên một số giấy tờ về bài sau đây, xin hãy xem.

http://www.edaboard.com/viewtopic.php?p=394446 # 394.446

 
DonJ đã viết:mariotti Sergio đã viết:

Tôi nghĩ rằng cách tốt nhất để trả lời là ... tìm đến các nhà máy LNA tốt nhất, cụ thể là: Miteq.

Nhìn bên trong một LNA Miteq, bạn sẽ tìm thấy ESD bảo hộ, thường không về RF đầu vào, nhưng trên các đường DC.

Như bạn chắc chắn biết, phóng điện, đó là một hiện tượng nhanh, có phổ rằng giảm như sự gia tăng tần số (phản ứng Fourier của xung a).

Vì vậy, hầu hết các mùa thu năng lượng ESD vào tần số thấp hơn, và kinh nghiệm đã chỉ ra rằng frequentely dòng DC là "cửa khẩu quan trọng" đối với ESD, hơn là cổng RF.Bảo vệ quyền cung cấp dòng DC của LNA của bạn với một điện trở tiếp theo là loạt Zeners hay một loạt các điốt Schottky.
 
Hầu như tất cả IC và các thiết bị tương tự như MMIC, bộ khuếch đại lai vv ESD điốt sử dụng bảo vệ để ngăn chặn các mạch nhạy cảm (gần như tất cả các đầu vào chân / đầu ra) từ thải ESD.
Nó nên được thực hiện cũng như để tránh unpredicted biểu diễn.

Nếu công nghệ của bạn cho phép bạn đặt họ vào đầu vào của LNA, đôi hoặc quadrouple kết nối điốt sẽ làm việc tốt.

 
Một số sản phẩm RF sillicon không ESD bảo hộ tại thị trường ngày nay, do đó, họ chỉ cần đánh dấu một cảnh báo thêm trong sản phẩm của họ Datasheet ---- "Cảnh báo"! ESD thiết bị nhạy cảm.Điều này cho thấy họ không đặt ESD bảo vệ mạch tại cổng RF.Nếu chúng ta phân chia I / O pins vào 3 chuyên mục - RF, kỹ thuật số và các chân quyền lực, chúng ta có thể thiết kế thích hợp cho ESD mạch kỹ thuật số và các chân mạch điện như bình thường.Nhưng rất khó để thiết kế một ESD cho RF chân mà không ảnh hưởng đến hiệu suất ở tất cả các RF.Vì vậy, giống như Sergio cho biết, bảo vệ dòng điện nếu không thì IC sẽ bị hư hỏng do sét đánh trong một ngày mưa.chân kỹ thuật số phải được bảo vệ với lý do tương tự.Và như CMOS thu nhỏ lại để submicron, oxit của nó mỏng có thể dễ dàng thâm nhập của điện giật.Vì vậy dòng kỹ thuật số phải được bảo vệ ESD quá.

Đối với các chân RF, các ESD hoàn hảo, giải pháp vẫn còn đang được nghiên cứu.con đường bảo vệ ESD là RF-> Power line-> bên ngoài.Vì vậy, các ESD RF được kết nối giữa các chân RF và quyền lực, và có thêm mạch điện ESD giữa vdd và GND.

Có 3 ESD tiêu chuẩn thử nghiệm, là một trong những mô hình cơ thể con người, một là máy chế độ mô hình, các ..... khácxin lỗi tôi quên

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />

....Khi bạn cố gắng wirebond IC của bạn để leadframe gói của nó, liên kết maching chạm IC các miếng đệm trực tiếp, vì vậy nó là 1 ESD rủi ro cho IC của bạn.Tiếp theo khi bạn nhận được đóng gói IC xử lý của bạn vô tội, là nguy cơ ESD 2.ESD 3 nguy cơ là khi bạn vận chuyển IC của bạn để trên tàu, 100% là không thể nếu bạn tàu ESD của bạn bỏ IC cho otherside của trái đất.

Có một trường hợp đặc biệt trong giai đoạn chế tạo vi mạch, chúng tôi gọi nó là "Antenna hiệu lực".Cụ thể là bạn không thể rút ra một dây dài với mạch mở cửa vào ngày kết thúc của nó.Việc tích lũy tĩnh phí trên dây dài sẽ gây ra ESD vào thiết bị của bạn trên chip.

 
Việc bảo vệ đó có thể đạt được bằng cách sử dụng một shunt điện dẫn, một mình hoặc với các thiết bị trung học song song được chứng minh.Vì vậy, nó sẽ làm việc.Chỉ có một điều kiện, rằng điện dẫn nên có sức đề kháng thấp, đủ thấp, mà thả điện áp trong thoáng qua sẽ thấp hơn điện áp sự cố của nút đang được bảo vệ.Như chúng ta cửa lớp oxit đang trở nên mỏng hơn, trong cmos, kháng điện dẫn đóng một vai trò quan trọng.có một số bằng sáng chế ra có trên những phương pháp này (ST, Atheros, vv).Giải pháp cũ với điốt không kéo dài ..
ôxy

 
Để Oxy:

Điều đó có nghĩa các yêu cầu của Q giá trị to-chip điện dẫn trên là nghiêm ngặt??Có thể thực hiện một điện dẫn theo quy trình CMOS với lớp kim loại hàng đầu thickend??

 
EDS bảo vệ là quan trọng hơn NF trong một porduct người tiêu dùng.

 
để dsjomo
Q - càng cao càng tốt để tránh suy thoái RF.có, kim loại dày hơn lại được hình thành cuộn cảm có thể làm một số công việc .. sử dụng hai hoặc ba lớp kim loại emplty và làm cho điện dẫn.nhưng không phải luôn luôn có thể sử dụng ba cấp độ.cố gắng sử dụng điện dẫn R thấp nhất.và rõ ràng bạn phải đưa vào tài khoản của C ở phù hợp.
hy vọng điều này sẽ giúp, xin lỗi vì sự trả lời chậm trễ.

 
Những hình ảnh dưới đây cho thấy hai phương án bảo vệ ESD cho các đầu vào LNA.Một trong những trái có thể chịu được HBM của hơn 2000V tùy thuộc vào Resd, nhưng sự quên NF.Một trong những quyền, theo lưu ý áp dụng một quy trình, chỉ có thể thông qua một HBM khoảng 1500V.Tôi đã sử dụng một trong những quyền trong mô phỏng, sự suy thoái của NF không phải là rất nhiều.Vì vậy, phải có thỏa hiệp.

Tôi muốn hỏi: đó là bảo vệ Đề án phổ biến hơn / thực tế?Có giải pháp thiết thực khác (ngoài các điện dẫn này).<img src="http://s87410602.onlinehome.us/LNA_ESD.jpg" border="0" alt="Does the LNA need the ESD?" title="LNA không những cần ESD?"/>
 
Kính gửi yolande_yj:

Ngày càng ít người sử dụng mạch ESD proection trái.

Một trong những quyền là OK.Nhưng mức ESD cần được tăng cường cho sản xuất.

Nghi Tân.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top