LDO đạt được và câu hỏi băng thông

[PSG]

Chào,

Tôi được thừa kế một số thiết kế LDO từ một "khởi hành" thiết kế, và đây là lần đầu tiên kể từ khi thiết kế LDO của tôi (tôi đã thực hiện một số điều chỉnh đơn giản trước, nhưng không phải như thế này) Tôi có một số câu hỏi khá cơ bản.Sau đây là các số kỹ thuật cơ bản đầu tiên:

- LDO là một bước xuống từ VIN = 6.5V đến VCC = 5V (không nhiều của LDO một thực sự với 1.5V thả nhưng dù sao nó)
- LDO có 2 giai đoạn, một khuếch đại lỗi và sau đó một bộ đệm kết nối đến một PMOS qua điện thoại
- Điện tiêu thụ không phải là một vấn đề (ít hơn 0.5mA sản lượng hiện tại)
- Tối đa sản lượng hiện nay là 100mA, tối thiểu là 0
- 5V quá trình
- Đầu vào 6.5V đến LDO sẽ có một số chuyển đổi tiếng ồn từ một phần khác của mạch lúc lên tới 2.6MHz và có một đồng hồ chạy tắt của một đường sắt cung cấp thấp hơn (VDD = 1.8V bắt nguồn từ đầu ra của chúng tôi VCC 5V = qua điều khác ) lúc lên đến 48MHz
- Đầu ra LDO đi ra để pin một, có một 1-2uF cap vào nó và tôi không biết những gì khách hàng không với nó trừ khi họ đang bị giới hạn kéo 100mA từ nó

Thiết kế này được thực hiện và silic đầu tiên là để làm việc này chỉ là để hiểu biết của riêng tôi của LDO thiết kế.Câu hỏi của tôi là:

- Tôi được bao nhiêu nên có trong bộ khuyếch đại lỗi?
- Bao nhiêu cho bộ đệm được không?
- Tôi đoán được tổng số của LDO sẽ là tổng của 2 lợi nhuận trước
- Tôi GBW những gì cần phải có cho cả những OPAMPs?
- Tôi nghe nói ở đâu đó rằng đối với một LDO, có một giai đoạn của margin 45deg hoặc nhiều hơn không phải luôn luôn cần thiết.Đó là sự thật?Và nếu như vậy, tại sao?

Cảm ơn thời gian của bạn và hy vọng câu trả lời của bạn.

 

[anil.p]

đạt được của khuếch đại lỗi là> 60 db là đủ

đạt được của các bộ đệm có nghĩa là đạt được sự thống nhất của nó

và đạt tổng số vòng lặp là tổng của đạt được khuếch đại lỗi điện Mos đạt được (GMP * rop) phản hồi con đường đạt được

margin giai đoạn cần được vắt tay trên 60 để tránh đổ chuông ở dạng sóng điện áp đầu ra trong điều kiện thoáng.