Y
yx.yang
Guest
Hi, Bạn bè: tôi gặp một vấn đề khi sử dụng trình biên dịch điện synopsys để làm đồng hồ gating Latch dựa. Tôi muốn aviod dữ liệu đồng hồ miền chéo, dữ liệu đường dẫn đa chu kỳ và dữ liệu từ cổng vào chip được sử dụng để làm gating đồng hồ cho phép tính toán. Trong khi điện sử dụng các trình biên dịch làm tín hiệu làm đồng hồ gating cho phép tính toán. Vì có rất nhiều những điểm này trong thiết kế của tôi, tôi không thể tìm thấy chúng ra manaully một. Câu hỏi của tôi: a): Có bất kỳ trình biên dịch điện commond hoặc tùy chọn có thể đạt được điều này? b): Và làm thế nào để bạn đối phó với điểm này khi bạn làm gating đồng hồ? Bạn có bao gồm những điểm này để làm gating đồng hồ cho phép tính toán? Thanks.