Lấy mẫu chính xác

[nxing]

Chào,

Tôi thiết kế một 8bits pipelined ADC với tín hiệu đầu vào khác nhau, từ-150mV - 150mv.Liệu có thể có kinh nghiệm về các yêu cầu về độ chính xác lấy mẫu?Tôi có nghĩa là những gì sẽ là sự khác biệt điện áp cho phép giữa giá trị cuối cùng và các điểm lấy mẫu?Tôi đang sử dụng 1.5bit mỗi cấu trúc giai đoạn.

Cảm ơn!

 

[gayu]

Chào,

Bạn cần phải nhìn vào jitter Aperture và trì hoãn xảy ra trong quá trình lấy mẫu??

Ngay cả khi tôi cần làm rõ về cách đặc tả thời gian jitter đi vào trong tham số thiết kế.Đó là bởi vì, tôi có thể tìm thấy tầm quan trọng của thời hạn jitter trong ENOB (hiệu số bit), nhưng cách nó được thực hiện trong thiết kế so sánh là vấn đề của tôi??

 

[bbbb]

Hãy xem này, có thể hữu ích với sự tham khảo tốt.

A 14-bit, 125 MS / s IF / RF Lấy mẫu Pipelined ADC
Với 100 dB SFDR và 50 fs Jitter.JSSC, tháng 8 năm 2006