Làm thế nào để thiết lập các pin EMA bộ nhớ trong trình biên dịch thủ công?

[zic]

[Color = blue] [size = 6] Xin chào tất cả. Bây giờ tôi có một vấn đề. Đó là, tôi đang sử dụng trình biên dịch bộ nhớ thủ công để tạo ra một số kỷ niệm. Tôi đã nhận thấy rằng có một pin có tên là "EMA" có nghĩa là điều chỉnh biên độ Extra. Trong thiết kế của tôi, thế nào tôi nên đặt pin này? Cảm ơn rất nhiều [/size] [/color]!

 

[nav_vlsi]

Trong ký ức, trước khi các chân ra với thế giới bên ngoài. sẽ có hàng loạt các bộ đệm chậm trễ thêm vào con đường. do đó các tín hiệu đầu ra đạt đến thế giới bên ngoài sau khi đi qua hàng loạt các bộ đệm chậm trễ. Nếu chúng ta tập các tín hiệu trước khi các bộ đệm chậm trễ, số thời gian của bạn sẽ được tốt hơn. đó là EMA [000]. đôi khi chạy ở EMA [000] mạch em có thể thất bại, nhưng trì hoãn việc sản xuất (giảm tần số hoạt động) có thể làm cho mạch ur để làm việc. Trong trường hợp này chúng tôi sử dụng thích hợp EMA số. Thay vì ném ra các chip, vì thất bại bộ nhớ (không kiện để đáp ứng tần số cao), bạn có thể tái sử dụng các chip bằng cách chạy nó nó tần chậm hơn (có bằng cách điều chỉnh EMA chân) Đây là chỉ giống như thêm bi quan hơn đặc biệt là để bảo vệ một lần nữa On-Chip biến thể, biến quá trình và các biến thể không gian khác xảy ra trong silicon. nhiều bi quan tương tự như việc thêm 2-3% trong thiết lập & numbers.so giữ ngay cả sau khi trì hoãn trường hợp xấu nhất trong tất cả các biến thể trong silic, vẫn nhớ của bạn sẽ đáp ứng thời gian.

 

[zic]

[Color = blue] [size = 6] Hi Nav, Cảm ơn rất nhiều vì đã trả lời của bạn! Tôi đã kiểm tra các file được tạo ra lib. Và các mô hình v Verilog. Tập tin, và tôi thấy rằng EMA tín hiệu không có hiệu lực về chức năng của bộ nhớ, hay nói cách khác, không có mạch nó có thể lái xe. Điều duy nhất mà EMA gọi là nó điều khiển sự chậm trễ giữa CK -> Hỏi: Ngoài ra, tôi có viết một testbench đơn giản để kiểm tra các mô hình. theo các giá trị khác nhau EMA, sự chậm trễ CK -> Q là 1ns tất cả các thời gian. Vì vậy, theo ý kiến của tôi, các chân EMA chỉ có ích trong giai đoạn thiết kế. Đó là, nếu tôi chọn một giá trị EMA lớn hơn, lợi nhuận sau đó nhiều hơn là cho bộ nhớ và sau đó chúng ta nên hạn chế hơn đối với các phần khác của chip hiện các yêu cầu thời gian. Một khi con chip được chế tạo, các chân EMA có thể gắn vào giá trị nào, vì không có mạch từ chân EMA, có nghĩa là chúng không thể ảnh hưởng đến chip nữa. Có hiểu tôi phải không? Trân trọng! [/Size] [/color]

 

[litening]

Hoặc làm cho họ có thể lập trình, kết nối chúng vào IOS, hoặc để họ ra đi với giá trị cao nhất mà bạn có thể đóng với thời gian cùng với sự bi quan khác. Chúng được sử dụng để điều chỉnh thiết kế như bạn nhận được silicon trở lại cho các mục đích năng suất. Chúng tôi đã đi qua này với các chân EMA gắn liền với tất cả 0 bởi vì chúng tôi không biết bất kỳ tốt hơn. Không cần phải nói chân EMA của chúng tôi đang lập trình, nhưng được thiết lập để các EMA cao nhất chúng ta có thể thiết lập thời gian đóng tại. Long câu chuyện ngắn được thực hiện, một lỗi trong thiết kế bộ nhớ cùng với EMA = 0 rạch cổ họng của chúng tôi.