làm thế nào để thiết kế một soc?

A

atuo

Guest
Tôi muốn học để thiết kế một soc, và nơi tìm một ví dụ thiết kế soc?

open_cores?

 
thẳng thắn nói, so với các chip ASIC truyền thống, SoC là một thiết kế rất lớn hơn nhiều, chứa nhiều mô-đun như MCU, DSP, video / audio codec .....trên một đơn chip.I nghĩ opencores cung cấp chip nhỏ (IP) mà có thể tích hợp trong một Sóc.

 
Kiểm tra tại www.Triscend.com.Họ được trong số các công ty đầu tiên đưa ra chip SoC và và một công cụ tốt developemnt

 
cho vi điều khiển SOC .. là ví dụ tốt nhất ..
MC là SOC ... u có thể nói ..

 
SoC là một tài sản của hệ thống không phải là một tài sản của hệ thống hơn là một tài sản của thiết kế ..nói cách khác, nếu ur hệ thống thiết kế khá lớn và u muốn đặt nó trên một chip sau đó gọi nó như vậy ..u này nhiệm vụ tìm hiểu hirarchy thiết kế với hệ thống như vậy ..liên kết nối giữa các thành phần sáng tác hệ thống ..các bước của thử nghiệm và Xem xét hệ thống như vậy và như vậy ..
PS SoC là một cái gì đó độc lập với khái niệm ASIC và FPGA ..chỉ đơn giản là u có thể thiết kế các hệ thống trên một vi mạch và chip này có thể được ASIC hay FPGA ..đặc biệt hiện nay rất cao densed FPGA chip.Thưởng thức

 
Tôi muốn biết làm thế nào để kết nối tất cả các lõi IP trong soc.Sử dụng Amba hoặc những người khác?
Tại sao?

 
YOu Amba có thể sử dụng để kết nối tất cả các lõi IP.Làm thế nào bao giờ có một lõi Việt avliable ngày opencores là wishbone, u cũng có thể cho rằng approch

 
atuo đã viết:

Tôi muốn biết làm thế nào để kết nối tất cả các lõi IP trong soc.
Sử dụng Amba hoặc những người khác?

Tại sao?
 
http://www.edaboard.com/viewtopic.php?t=161132&highlight =
Tiêu đề: 2 mã nguồn mở xử lý
-------------------------------------------------- ------------------------------------------

1) [Verilog] - Sun mở phiên xử lý nguồn @ 03/21/2006 (http://opensparc-t1.sunsource.net/nonav/source/verilog/html/verilog.html)

2) [VHDL] LEON2 VHDL synthesisable là một mô hình của một bộ xử lý 32-bit, phù hợp với kiến trúc SPARC V8.(http://www.gaisler.com/products/leon2/leon.html)

 
vì vậy hãy để tôi được rõ ràng vào cái gì ở đây .... một SOC chỉ là một số IP trên một mạch và không có quan hệ với ASIC hay FPGA
nó không cần một mẫu thử nghiệm trên FPGA đầu tiên đối với một số bộ phận hội nhập?
và nó được chuyển đổi sang ASIC sau khi tất cả hay nó chỉ là các thành phần trên PCB???
i am mất đi những khái niệm ở đây .... giúp tôi xin vui lòng

 
Weng và Salma,

ASIC là một từ chung chung.Ngay cả Giáo sư Michael Sebastian Smith (Hawaii) và Giáo sư Jan Rabaey (Berkeley) cho rằng việc sử dụng trên-interchangable từ ngữ nhầm lẫn nhà thiết kế chính họ.

Đây là định nghĩa chính thức của ASIC và FPGA.

ASIC = ứng dụng-cụ thể mạch tích hợp.Nó có hai gia đình chính:
(1) Programmable ASICs như FPGA, CPLD và SPLD.
(2) Custom ASIC - Full-Custom và Semi-Custom.

Có một gia đình 3 nhưng không được phân loại là hoàn toàn đúng ASIC là những thành phần tiêu chuẩn như 7400s, 7420s, vv cho các cổng logic đơn giản.Đây là được sử dụng trong logic ngẫu nhiên cho một ứng dụng cụ thể.Ví dụ, bạn có thể thiết kế một phản hồi đơn giản tuyến tính LFSR đăng ký thay đổi cho thế hệ pseudorandom số sử dụng nhiều D-Flip flops XOR và cổng, sau đó thiết kế như vậy và thực hiện được mục tiêu như là một ÁP DỤNG CỤ THỂ.Do đó nó cũng là ASIC, nhưng không phải là một ASIC đúng sự thật.
Giáo sư MS Smith cũng giải thích điều này trong cuốn sách của ông.

Trong thực tế, như là một kỹ sư thiết kế ASIC hơn 5 năm qua và một kỹ sư-tín hiệu hỗn hợp trong hơn 4 năm, khi chúng tôi gọi ASIC, chúng ta thường có nghĩa là việc bán và toàn Custom ASIC.Nếu chúng tôi muốn nói về lập trình ASIC, chúng tôi chỉ đơn giản gọi FPGA, CPLD hoặc vv Đây là một cách thông thường của việc đưa từ ASIC giữa các nhà thiết kế ASIC.

Bất cứ nơi nào bạn đi, Châu Âu, Mỹ, châu Á, ASIC từ thường dùng để chỉ toàn bộ hoặc bán tuỳ ASIC.Không phải là nghi ngờ.Trust me!

Nó thường được các sinh viên tốt nghiệp tươi hoặc sinh viên tốt nghiệp từ các trường đại học lousy nghèo mà không dạy đúng làm cho họ nhầm lẫn.

Lưu ý: ASIC không cần thiết hạn chế bản thân để kỹ thuật số.Ngay cả một A / D Converter là một hợp phần tín hiệu được coi là một hỗn hợp đầy Custom ASIC.Điều này là do nhiều A / D hoặc D / A được thực hiện bằng tay và điều chỉnh bởi các kỹ sư thiết kế tương tự trên Cadence Virtuoso / Spectre.Chẳng hạn "hướng dẫn sử dụng tác phẩm" được xem là đầy đủ Custom.
Trong quá khứ, nhiều vi xử lý được thực hiện như đầy đủ hoặc tùy chỉnh IC-ASIC trước những năm 90 khi thiết kế vi mạch-CAD công cụ này vẫn còn khá thô sơ.Nhiều kỹ sư được tuyển dụng vào các tế bào tuyến đường dẫn sử dụng, lĩnh vực.Điều này không đúng ngày hôm nay!Nhiều vi xử lý ngày nay được bán riêng, vì đảm bảo chức năng, chỉ có lõi làm việc được tái sử dụng để tốc độ TTM (thời gian để thị trường).Nó sẽ rất ngớ ngẩn để làm ASIC tuỳ chỉnh đầy đủ về kỹ thuật số ngày nay.

Dưới đây là các điều khoản:
FPGA - Field Programmable Gate Array.Nó là một chip với một mảng rất cao của các tổ chức-SRAMs, MUXs, và Programmable Switch Matrices.Các SRAMs được sử dụng như LUTs (Look-up Bàn).
FPGA được sử dụng để nhanh chóng-prototyping sử dụng công cụ bán như Xilinx ISE và Altera Quatus II.
Bạn có thể tìm thấy FPGAs cung cấp bởi Altera, Actel và Xilinx.
CPLD - Complex Programmable Logic Devices.Đây là một phiên bản phức tạp của SPLD.
SPLD - Simple Programmable Logic Devices như Programmable Logic Arrays PLA (Programmable AND và OR Mảng), Programmable Array logic PAL (Programmable VÀ, cố định hoặc mảng), PROM (Programmable Read-Only Memory như EEPROM hoặc OTPROM vv).Ví dụ về các hệ PAL là AMD-lưới 16v8 và 22v10 có macrocells tại đầu ra, lập trình và mảng và mảng OR cố định.Sóc là Hệ thống trên chip.Đó là về việc đưa lõi cụ thể chức năng vào một giải pháp chip đơn.Ví dụ, đặt câu châm ngôn WLAN Thu Điểm, Wolfson Codec lõi, Maxim Power quy định cốt lõi, Infineon 8k SRAM lõi, vv vào trong một chip duy nhất.
SOC không chỉ là việc đưa chỉ lõi kỹ thuật số với nhau.Khái niệm này cũng đặt cùng nhau RF, R-Analog/Mixed-Signal, Analog-baseband, Analog-Digital/Mixed-Signal Baseband, kỹ baseband là tốt.
Thách thức lớn nhất trong SOC là
(1) IP của các vấn đề tái sử dụng và Bằng sáng chế
(2) nhiệt và Hotspots
(3) Các vấn đề High-frequency/EMI
(4) tốc độ cao Interconnect và Các vấn đề mật độ xe buýt
(5) Rất chi phí mặt nạ cao cho phép các công nghệ khác nhau.Ví dụ, kỹ thuật số và tương tự có thể được sử dụng công nghệ 0,18 micron CMOS, nhưng RF có thể thực hiện tốt hơn trong 0,25 micron hoặc sử dụng SiGe thay thế.Vì vậy để thỏa hiệp mọi thứ trong một công nghệ CMOS duy nhất không phải là dễ cả.

Bạn có thể có một số lõi kỹ thuật số trước đây và thực hiện trong successfully FPGA, sau đó trong ASIC, trước khi tái sử dụng nó vào SOC.

Sóc là không nhất thiết phải tái sử dụng thành phần được tìm thấy ở PCB.Đó là về việc đưa lõi SUCCESSFUL sử dụng trong các IC khác.Passives thành phần được sử dụng trong PCB thay vì sẽ được sử dụng như Passives nhúng dưới bề mặt bằng cách sử dụng một bề mặt đặc biệt gắn kết công nghệ không giống như những người sử dụng trong PCBs SMT.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top