làm thế nào để thiết kế một bộ nhớ trong Verilog synthesizable

[samuel_raja_77]

Thiết kế 1. Rquires để khởi tạo một bộ nhớ chiều sâu 5k với differnent có giá trị cho mỗi vị trí 2. cần để đọc dữ liệu từ bộ nhớ và tính toán giá trị dựa trên các biến đầu vào 3.need viết trị giá tính toán trong một 4.is bộ nhớ tốt để có tất cả các quá trình trong một mô-đun

 

[omara007]

u không có thể thiết kế bộ nhớ .. u chỉ có thể mô hình ..

 

[eixeix]

Bạn có thể sử dụng flip-flop mảng để xây dựng bộ nhớ. Nhưng khu vực này là tốn kém.

 

[Yun Lin]

Bạn phải thiết kế bộ nhớ bằng cách cấp mạch, không Verilog. Verilog chỉ có thể được sử dụng trong desicraption mô hình.

 

[bravobravo]

Có .. bạn có thể sử dụng d-flip-flop để xây dựng một tập tin đăng ký .. Nhưng bạn nên lắng nghe những gì ông Lin nói với ...

 

[Thinkie]

Một nguyên tắc chung của ngón tay cái có giá trị đối với hầu hết các quá trình là tối đa đăng ký bit 1K yếu tố sử dụng, nếu không sử dụng một bộ nhớ SRAM thực dựa. 5K mà bạn đề cập đến là quá nhiều và mặc dù nó có thể nhìn ok ngay cả sau khi tổng hợp, nó sẽ gây ra rất nhiều các vấn đề tắc nghẽn định tuyến đặc biệt là nếu bạn đặt dây chuyền quét

 

[wkong_zhu]

Trong FPGA tổng hợp một số công cụ hỗ trợ bộ nhớ. Asic, phải sử dụng IP.

 

[deva_eda]

Tôi đoán bạn đang cố gắng xác minh DUT ur là possbily một số đơn vị xử lý dữ liệu. Trường hợp bạn muốn đọc dữ liệu, quá trình và ghi lại vào bộ nhớ. Nếu điều này có đúng, sau đó u có thể sử dụng các mô hình bộ nhớ hành vi, nơi ur xuống có thể tải chúng từ internet, hoặc bạn cũng có thể sử dụng băng ghế dự bị thử nghiệm dựa trên văn bản mà u đọc dữ liệu trong một dòng từ tập tin văn bản và cũng ghi lại các dữ liệu để các tập tin văn bản.

 

[samuel_raja_77]

trong thời gian thực như thế nào những kỷ niệm đang được thiết kế bất kỳ ai có thể giúp tôi trong mô hình bộ nhớ bằng cách cung cấp một số liên kết ... hoặc một số suggesstion