H
holddreams
Guest
Làm thế nào để thiết kế một mạch tinh thể dao động 20MHz với chu kỳ thuế 50%? Tôi sử dụng 0.5um CMOS Logic quá trình, và chọn các mạch giống như một số giấy tờ nói, nhưng chu kỳ nhiệm vụ sau mô phỏng kết quả là không chính xác 50%. Tôi thêm tách tụ giữa VDD và VSS. Làm thế nào tôi có thể kiểm soát chu kỳ thuế tới 50%? Bao lâu nên tôi mô phỏng các mạch 10u?? 20u hoặc người nào khác? Khi tôi đã mô phỏng các mạch cho 1.5ms, và cycel thuế thay đổi theo thời gian ..... Cảm ơn.