làm thế nào để thiết kế cmos tốc độ cao tương tự comp

[andy2000a]

VCC = 3.3v ~ 12V, và so sánh volt = 500mv, delaytime <5ns và đầu vào là xung tín hiệu <10ns, không có tín hiệu đồng hồ cho chốt làm thế nào để thiết kế này comparate tốc độ cao? được cấu trúc liên kết phù hợp? 2_stage hoặc foldcascode? Tôi nghĩ rằng giai đoạn 2 là khu vực nhỏ nhưng tốc độ chậm .. cảm ơn bạn

 

[andy2000a]

bằng cách này, nếu chúng ta sử dụng 2 giai đoạn OPA-> so sánh chúng ta có thể đáp ứng thời gian chậm trễ <20ns .. Tôi nghĩ rằng giai đoạn 2 OPA là thiết kế dễ dàng hơn những người khác ..

 

[gevy]

Tôi nghĩ rằng, đó là cần thiết để sử dụng loạt sau đây: cascode gấp, so sánh hiện tại và hàng loạt biến tần kỹ thuật số kết nối.

 

[konqueror]

trong 2 giai đoạn so sánh tốc độ là do đó, sử dụng ít hơn một so sánh (trễ) tái sinh. nó có thể cung cấp cho u speeds.u rất nhanh có thể tham khảo "cmos thiết kế mạch tương tự" của allen & hollberg thiết kế chi tiết so sánh với hiện tượng trễ

 

[CDRCDR]

Tôi muốn giới thiệu một preamplifier và sau đó theo sau mạch chốt

 

[yeewong_su]

2 opamp giai đoạn đơn giản và đầu ra điều khiển biến tần. chốt mạch sẽ thêm khó

 

[Colbhaidh]

VCC = 3v3 -> 12V! Bạn có chắc chắn? Điều này là không thể trong CMOS!

 

[qslazio]

preamp đơn giản và biến tần 2 sẽ đáp ứng yêu cầu của bạn

 

[james_su]

Không sử dụng ckt chốt nếu bạn không sử dụng tín hiệu đồng hồ

 

[icsrc]

Tôi chưa bao giờ nhìn thấy 12V cung cấp trong quá trình CMOS

 

[electronrancher]

Vui lòng chàng trai - bài viết về so sánh, không phải là liệu bạn có cá nhân nhìn thấy một cửa 12v. Tôi có một quá trình với 5V, 16V, và các cửa 30V mà tôi sử dụng khá thường xuyên. Tôi đề nghị bạn tiếp tục tìm. sao cho câu hỏi của Andy .... Bí quyết sẽ được giữ (nội bộ) biến động điện áp nhỏ để được nhanh chóng. Phong cách so sánh hiện tại là OK, nhưng kẹp nút để họ không thể xoay Vdd-GND khác nó sẽ rất chậm. Tôi đang nghĩ đến việc một loạt các lợi thấp-3 (10 hoặc ít hơn) khác amps (xuất ra điện trở), sau đó một phiên dịch thấp điện áp cao áp. Kết quả cuối cùng sẽ là một biến tần. Bí quyết là bạn cần phải lái xe cổng đó là biến tần từ 0-VDD, nhưng đầu ra của giai đoạn khác cuối cùng là có thể 0-1v. Bạn có thể sử dụng hai NMOS lật một mức độ thay đổi, nhưng tôi không biết nếu nó sẽ được nhanh chóng đủ. Bạn có thể có thể nhận được thông qua amps khác trong 2-3ns, nhưng lái xe đó biến tần đầu ra có thể chậm hơn so với bạn có thể chịu đựng. Cuốn sách Li (CMOS ckt dsn, mô phỏng, và bố trí) có một so sánh 10ns có thể làm việc cho bạn nếu bạn không thể có được một sự thay đổi cấp 2ns.