Làm thế nào để thêm một điện áp dc đến một khác biệt trong Verilog-a?

[gaom9]

Hi, tôi muốn thêm một điện áp dc như là một điện áp thông thường của mạch để các khác biệt trong Verilog-a. Tôi thêm như sau: `bao gồm" discipline.h "` bao gồm "constants.h" / / mô hình khác - sự khác biệt / / mô-đun khác (vin, Vout), vin đầu vào, đầu ra Vout điện vin, Vout; tham số thực outcom = 2,5, vout_val thực tế, tham số thực sự tau = 0,0001; tương tự begin vout_val = outcom + tau ddt (V (vin)); V (Vout)

 

[DZC]

Bạn có định nghĩa "outcom" cho các tài sản sai

 

[gaom9]

Hi, DZC Cảm ơn bạn đã trả lời của bạn. Tài sản tôi nên xác định "outcom" được, xin vui lòng? Thnak bạn. Trân trọng kính chào!

 

[gaom9]

Tôi sử dụng các loại: `xác định outcom 2,5 Tuy nhiên, nó liều không làm việc. Điều gì là sai với nó, xin vui lòng? Cảm ơn bạn. Trân trọng kính chào!