Làm thế nào để tải Verilog và VHDL mã vào Debussy?

[jamesyang1209]

Gửi Group, dự án của tôi sử dụng hỗn hợp ngôn ngữ trong Modelsim. Bây giờ tôi có thể đổ dạng sóng cho Debussy. Nhưng tôi không biết làm thế nào để tải Verilog (*. v) và VHDL (*. vhd) các tập tin vào Debussy? Có vẻ như Debussy chỉ chấp nhận một ngôn ngữ tại một thời điểm. Thanks. James.

 

[cganeshprabhu]

Hi, Debussy chấp nhận cả hai Verilog và VHDL. Tôi có thể biết phiên bản của Debussy u đang sử dụng? Tôi có thể giúp giải quyết vấn đề của bạn. Kính trọng, Ganesh

 

[jamesyang1209]

Phiên bản của tôi là 5.0.v12 (Win95/NT). Cảm ơn trước. James.

 

[galant]

Tôi nghĩ bạn có thể xuất khẩu dạng sóng của bạn vào file "vcd" trong modelsim. Và sau đó import file này vào Debussy cũng như làm trong Simvision.

 

[CatKing]

sử dụng công cụ lệnh: vericom & vhdlcom, cpmille mã nguồn của bạn vào thư viện, sau đó tải các thư viện vào Debussy

 

[cganeshprabhu]

Hi, chỉ cần tạo một tập tin mà u có tất cả các thiết kế u'r Verilog. Sau đó, tạo ra một tập tin u có tất cả các thiết kế VHDL u'r. verilog.f ---------- 1.v 2.v 3.v Vhdl.f ------- 1.vhd 2.vhd 3.vhd vericom-f verilog.f vhdlcom-f vhdl.f nếu u không cung cấp cho bất kỳ wverything thư viện sẽ được biên dịch trong work.lib + + Sau đó gọi Debussy . từ tập tin menu nhập khẩu thiết kế Chọn từ các thư viện chọn work.lib + + Sau đó, u có thể làm việc bình thường như u làm việc trong Verilog thiết kế.