M
msp4u4ever
Guest
Xin chào tất cả, tôi có một hệ thống thực hiện theo hai cách khác nhau (bằng cách sử dụng Verilog). Làm thế nào tôi có thể so sánh phần cứng phức tạp của cả hai thiết kế? Là nó có thể so sánh sự phức tạp của phần cứng bằng cách tổng hợp cả hai thiết kế bằng cách sử dụng một tế bào duy nhất (2-input NAND cửa khẩu, vv)? Bằng cách này chúng ta sẽ biết được tổng số cửa khẩu của cả hai thiết kế? Làm thế nào chúng ta có thể làm điều đó trong thiết kế Synopsys Compiler? Nếu đây không phải là cách làm thế nào để chúng ta so sánh sự phức tạp phần cứng?