Làm thế nào để sử dụng $ thiết lập, $ giữ và hệ thống nhiệm vụ chiều rộng trong Verilog?

[aswin123]

Làm thế nào để sử dụng $ thiết lập, $ giữ và $ width hệ thống nhiệm vụ trong Verilog. trong đó khối, chúng ta có thể sử dụng các báo cáo này (tôi có nghĩa là luôn luôn chặn hoặc xác định khối) ai cũng có thể expalin tôi với một ví dụ

 

[chiguoquan]

sử dụng chúng như thế này (xác định khối nằm giữa mô-đun và endmodule) chỉ định specparam tIFCLK = 20,83, tSRD = 12,7, tRDH = 3,7, tSWR = 12,1, tWRH = 3,6, tSFD = 3,2, tFDH = 4,5, tSFA = 25, tFAH = 10; $ setup (slrd, posedge CLK, tSRD); giữ (slrd, posedge CLK, tRDH); $ thiết lập (slwr, posedge CLK, tSWR); giữ (slwr, posedge CLK, tWRH); $ thiết lập (dữ liệu , posedge CLK, tSFD); giữ (dữ liệu, posedge CLK, tFDH); $ thiết lập (fifo_addr, posedge CLK, tSFA), $ setup (fifo_addr, posedge CLK, tFAH); endspecify

 

[calm]

bất kỳ cuốn sách Verilog có thể giải quyết vấn đề của bạn