Làm thế nào để nhận ra một tỷ lệ mẫu của 1G / s

[RoboColor]

Tôi nhìn thấy quảng cáo của một dao động ở phía trên cùng của trang web này. Nó có thể nhận ra một tỷ lệ smple của 1G / s. Tôi tự hỏi làm thế nào để nhận ra nó? Có một công cụ chuyển đổi AD có tốc độ cao như vậy? hoặc là có bất kỳ bộ nhớ có thể lưu các dữ liệu kết quả ở tốc độ cao như vậy? Ai có thể cho tôi một số ý tưởng? cảm ơn rất nhiều!

 

[jonw0224]

Bạn có thể sử dụng nhiều hệ thống song song thời gian để mẫu họ mà lần lượt. Mỗi ADC có thể có bộ nhớ riêng của nó và kiểm soát nhưng thời gian này là trong buổi hòa nhạc. Dưới đây là một ví dụ: Giả sử rằng bạn có 2 ADC rằng mỗi mẫu tại 50 MHz nhưng thời gian với mẫu này để: ADC1 - Mẫu a0 ADC2 - Mẫu a1 (10 ns sau) ADC1 - Mẫu a2 (10 ns sau, nhưng ns 20 sau khi ADC1 trước khi mẫu) ADC2 - Mẫu a3 (10 ns sau đó, nhưng 20 ns sau khi mẫu ADC2 trước) vv Nó sẽ dễ dàng để đọc được bộ nhớ theo cách như vậy để tái tạo lại dữ liệu (tức là [a0, a1, a2 , a3, ...]). Việc lấy mẫu tương đương sẽ là 100 MHz. Trong trường hợp của một dạng sóng lặp đi lặp lại, bạn có thể làm điều tương tự với một mẫu ADC duy nhất tại timings khác nhau sau khi gây nên nhiều. Giả thiết là các dạng sóng không thay đổi, do đó bạn có thể lấy mẫu khác nhau trong thời gian nhiều và đại diện cho nó như đang được lấy mẫu trong một giai đoạn. Dưới đây là một ví dụ: kích hoạt sự kiện ADC - Mẫu a0 (10 ns sau khi kích hoạt) ADC - Mẫu a2 (20 ns sau, 30 ns sau khi kích hoạt) ... Tiếp theo kích hoạt sự kiện ADC - Mẫu a1 (20 ns sau khi kích hoạt) ADC - Mẫu a3 (20 ns sau, 40 ns sau khi kích hoạt) ... Tái tạo lại với trật tự [a0, a1, a2, a3 ...] và tỷ lệ lấy mẫu tương đương là 100 MHz. -Jonathan

 

[Vacuum]

Xin chào jonw0224. Cảm ơn bạn đã cho một lời giải thích tốt. Bạn có biết các phương pháp làm thế nào để thực hiện lấy mẫu trong thời gian tương đương (RIS mode)? Tôi đã cố gắng sử dụng tín hiệu tương tự với FPGA (fpga có 1 counter - với đồng hồ 100MHz, 2 truy cập với đồng hồ 99.0099Mhz) Sau đó, tôi có sự khác biệt trong cạnh về 100ps * N (N-số lượng đồng hồ). Tuy nhiên, kế hoạch này dường như không đủ khả năng làm việc. Bây giờ tôi cố gắng sử dụng PLL trong StratixII thiết bị. Tôi có thể cấu hình lại nó bay và thay đổi giai đoạn của đồng hồ. Tôi đi đến một kết luận rằng tôi cần một mạch đồng bộ hóa totaly ANALOG, và ADC cũng không nên tốc độ từ FPGA :-(. Sau đó tôi nên sử dụng Xin vui lòng, giúp đỡ.

 

[echo47]

Bạn có thể mua 1 Gsps ADCs. Dưới đây là một vài ví dụ: http://www.national.com/appinfo/adc/ghz_adc.html http://www.maxim-ic.com/quick_view2.cfm/qv_pk/2092 Bạn có thể lưu trữ 1 GB / giây vào bộ nhớ RAM chậm hơn chỉ đơn giản bằng cách chuyển giao nhiều byte đồng thời vào một bộ nhớ RAM rộng. Tôi tự hỏi Tektronix mẫu như thế nào tại 50 Gsps, giống như trong những phạm vi: http://www.tek.com/products/oscilloscopes/dpo70000_dsa70000/index.html Có thể hữu ích, nhưng không nhiều chi tiết thực hiện: " Real-Time so với tương đương-thời gian lấy mẫu " Có thể hữu ích: Một số FPGAs có khả năng tự động điều chỉnh sự chậm trễ của pin một đầu vào hoặc đầu ra. Tôi đã sử dụng một Virtex-4 "IDELAY" để tạo ra một lợi thế cạnh xung dần dần di chuyển trong gia khoảng 75ps. Điểm hạn chế lớn là Virtex-4 không thể thay đổi chậm trễ rất nhanh chóng.