làm thế nào để làm postsimulation?

[mic_huhu]

làm thế nào để làm mô phỏng bài sau khi tổng hợp bằng cách sử dụng thiết kế trình biên dịch?

Thanks trước!

 

[omid219]

Thiết kế trình biên dịch là một công cụ tổng hợp không mô phỏng.Bạn tổng hợp thiết kế của bạn trong DC và tạo ra các netlist và sdf (tiêu chuẩn chậm trễ format) file.Sau đó, chú thích này trong một thời gian tập mô phỏng như NC-Sim và xác minh thời gian và chức năng.

 

[mediatek]

phụ thuộc vào trình biên dịch của bạn
sau khi DC, bạn sẽ nhận được netlist
sử dụng tháng tư (như Apollo) tạo SDF
sau đó thêm script này SDF trình biên dịch của bạn
(ví dụ: trong VCS thêm
"$ sdf_annotate" a.sdo ", pattern.chip,," sdf.
đăng nhập "," TOOL_CONTROL ", ......"
để testbench của bạn
tham khảo VCS / NC hướng dẫn sử dụng)

sau đó sử dụng công cụ mô phỏng theo dõi các dạng sóng (giống như RTL sim)

 

[AlexWan]

Hi, mic_huhu

Post-mô phỏng là sau khi P & R.
Pre-mô phỏng là sau khi tổng hợp.

 

[mic_huhu]

Thanks. Tất cả mọi người.

nhưng tôi muốn biết làm thế nào để làm simulatio sau khi tổng hợp bằng cách sử dụng Modelsim.

 

[akp494]

Hi mic_huhu

Dưới đây là cách làm thế nào bạn làm điều đó.Tôi giả sử mã testbench của bạn là trong Verilog ở đây.

giả sử DUT cấp cao nhất của bạn được gọi là rtl_top.

module rtl_top (.....);
.....
endmodule

Bạn có thể đã tổng hợp các phân hệ trên bằng cách sử dụng Synopsys-DC.
Bây giờ bạn sẽ có được một netlist tương ứng với điều đó.Hãy thử để có được "SDF" file cho netlist đó.

Bây giờ trong testcase của bạn làm như sau.

module testcase ()

rtl_top DUT (....) / / Instantiating mức đầu trang netlist

ban đầu bắt đầu
$ sdf_annotate ( "rtl_top.sdf", DUT,);
/ / ở đây tôi giả sử tập tin sdf là có trong thư mục hiện hành.
cuối
endmodule

Bây giờ bạn có thể mô phỏng các testcase () sử dụng mô-đun modelsim.

Hope this helps.

 

[spauls]

Hi AKP,
Bạn có nghĩa là cửa ngõ Sim,
Thông thường sau khi tổng hợp
Pre lay ra STA và Đăng STA bố trí được thực hiện.

 

[mic_huhu]

Cảm ơn,

Tôi nhận được nó.

Vấn đề là do Modelssim tôi 's vesion.

 

[akp494]

Hi Spauls
Có tôi có nghĩa là mô phỏng cấp cửa khẩu.
STA là một kiểm tra Timing tĩnh.
Cổng Level sims có thời gian kiểm tra năng động cùng với các chức năng

 

[funzero]

DesignCompiler viết một tập tin sdf, và sử dụng nó để lại chú thích.

 

[mic_huhu]

tại sao tôi sử dụng notimingchecks, kết quả là ok.
nhưng tôi vô hiệu hóa notimingchecks kết quả là sai..
tại sao?

Tôi có thể sử dụng tùy chọn notimingchecks trong postsynthesis??

Thanks trước!

 

[niko_zhang]

1.notimingcheck: không kiểm tra thiết lập / giữ thời gian violatation
2.nospecify: vô hiệu hóa chỉ định thời gian