Làm thế nào để kiểm tra "1" trong một mô hình trong Verilog

[spartanthewarrior]

HI All,

Có thể bất kỳ cơ thể cho tôi biết rằng

Làm thế nào tôi có thể kiểm tra không có của "1" bit trong mẫu trong Verilog.

Ngoài ra Làm thế nào để kiểm tra mã hóa một nóng.

 

[research_vlsi]

Mã số:

one_count module (tính, x);

đầu vào [16:01] x;

sản lượng [4:00] đếm;

reg [4:00] đếm;

số nguyên i;

luôn @ (x)

bắt đầu

count_one (đếm, x);

kết thúccount_one nhiệm vụ;

sản lượng [4:00] đếm;

đầu vào [16:01] x;

số nguyên i;

bắt đầu

count = 5'b0;

cho (i = 1; i <= 16; i = i 1)

if (x == 1)

count = count 1 b1;

khác

count = count;

kết thúc

endtask

endmodule