làm thế nào để gọi xinilix ký thầu

[tarkyss]

làm thế nào để gọi xinilix ký thầu trong Verilog?
Last edited by tarkyss ngày 06 tháng 9 năm 2005 5:04; edited 1 thời gian trong tổng số

 

[gliss]

tarkyss,
Bạn có thể instatiate một mutliplier mẫu trong ISE 7.1i.
Ví dụ:
Vào Edit-> Templates Ngôn ngữ-> VHDL-> Device Primitive Thuyết-> FPGA-> Arithmetic Chức năng-> 18x18 không đồng bộ Mutliplier
Và bạn sẽ tìm thấy mã này:

Mã số:

UNISIM.vcomponents.all sử dụng;- Cắt <----- mã bên dưới dòng này và dán vào trong cơ thể kiến trúc ---->- MULT18X18: 18 x 18 ký không đồng bộ số nhân

- Virtex-II/II-Pro, Spartan-3/3E

- Xilinx HDL Ngôn ngữ Tiêu bản phiên bản 7.1iMULT18X18_inst: MULT18X18

cổng đồ (

P => P, - 36-bit, hệ số đầu ra

A => A, - 18-bit nhân đầu vào

B => B - 18-bit nhân đầu vào

);

 

[echo47]

Còn những công cụ phần mềm và ngôn ngữ bạn đang sử dụng?

Khi biên dịch VHDL hoặc Verilog với XST, bạn chỉ có thể sử dụng "*" nhân điều hành và toán hạng ký kết.Hãy tham khảo phần "Cấp số hoạt động trong XST User Guide.XST sẽ tự động suy ra các hệ số.Điều này làm cho HDL của bạn dễ dàng hơn để đọc và nhiều hơn một cách rõ ràng di instantiating số nhân.

Đây là diễn đàn ASIC.Tốt hơn để đặt câu hỏi tại Xilinx FPGA / CPLD diễn đàn.

 

[gliss]

Ok ..nhưng ông / bà cụ thể yêu cầu một cách nhanh chóng Xilinx một.
Và bạn đã đúng, điều này nên đi trong phần FPGA.Có lẽ một mod sẽ di chuyển nó?