làm thế nào để có được một lý tưởng chốt / D-flop flip trong cadence?

[currentmirror2000]

i cần phải có lý tưởng chốt hoặc chậm trễ đồng hồ, nhưng không có khối như vậy trong cadence.

xin vui lòng giúp đỡ.cảm ơn bạn

cm

 

[zenisle]

đệm Serise để sử dụng chức năng dalay, mà tất cả các quyền.

 

[DenisMark]

Nó đơn giản viết trên Verilog-a
Xem thiết kế-guide.org cho các ví dụ
(http://designers-guide.org/VerilogAMS/)

 

[currentmirror2000]

i không có Verilog-AMS bằng lái ...

đệm các biến tần có nghĩa là xây dựng bằng bóng bán dẫn?i cần phải có một lý tưởng

 

[elbadry]

bạn có thể tìm thấy những lý tưởng trong "bmslib"

Đây là một mô hình veriloga (bạn không cần giấy phép đặc biệt)

Tôi nghĩ rằng bmslib không được gửi theo mặc định, do đó bạn sẽ cần phải tìm kiếm con đường của nó và thêm nó bằng tay

 

[currentmirror2000]

elbadry đã viết:

bạn có thể tìm thấy những lý tưởng trong "bmslib"Đây là một mô hình veriloga (bạn không cần giấy phép đặc biệt)Tôi nghĩ rằng bmslib không được gửi theo mặc định, do đó bạn sẽ cần phải tìm kiếm con đường của nó và thêm nó bằng tay