kim loại mật độ vi phạm

[aifi]

hi ...

tại sao chúng tôi có được vi phạm mật độ kim loại?

cảm ơn

 

[b]

đây là trước bố trí và vấn đề DRC.bạn phải giải quyết các câu hỏi của bạn về bố cục lúc đầu tiên.

 

[tarkyss]

Cả hai etching và planarization quá trình sử dụng trong sản xuất yêu cầu một mật độ thậm chí kim loại để còn lại trên chip
đó là một yêu cầu cho DFM (thiết kế cho sản xuất) hoặc DFY (thiết kế cho năng suất)

 

[joe2moon]

Bối cảnh:
Độ dày của lớp điện môi thay đổi tùy theo các mô hình khác nhau của kim loại trên các lớp kim loại kế tiếp.Những biến thể sẽ ảnh hưởng đến năng suất.

Chèn kim loại điền để tăng mật độ kim loại lớp kim loại, và làm cho topology của tất cả các lớp kim loại đồng phục hơn, do đó làm giảm các biến thể dày.
-------------------------------------------------- -----------------------------------

Lý do:
Phụ thuộc vào thiết kế, kim loại hoa văn có thể không đủ phân phối ở một số khu vực dụng giai đoạn định tuyến.Do đó, kim loại dendity hành vi vi phạm xảy ra.
-------------------------------------------------- ------------------------------------

Tác động:
Chèn điền kim loại có thể ảnh hưởng đến cả thời gian và toàn vẹn sinal.
-------------------------------------------------- -------------------------------------

 

[ecijun]

Bạn có thể sửa chữa nó trong P & R công cụ.