G
gauz
Guest
Tôi thiết lập một dự án mới và tải các tập tin thiết kế của tôi trong Verilog, ISE, nhưng không thể đọc tập tin có trong đó có nhiều difinition vĩ mô, là có bất kỳ thiết lập tại ISE?làm thế nào để thiết lập nó?
cảm ơn trước!
cảm ơn trước!