kép cảng ram mô phỏng vấn đề ..

[jelydonut]

Tôi cố gắng viết một mô-đun đó sẽ hành động như đôi cổng ram mô phỏng cho các mục đích sử dụng 2 khối luôn luôn, nhưng đối với một số lý do gì khi tôi thử để mô phỏng trong ncverilog nó nói nó chạy cho nên nhiều ns waveform cửa sổ nhưng vẫn còn trống rỗng, mà không có trong waveforms nó ..

Có ai biết những gì tôi có thể làm sai?Các mã được approx như thế này ..

luôn luôn @ (posedge clka)
nếu (wea)
mem [addra] <= dia;

luôn luôn @ (posedge clkb)
nếu (trang web)
mem [addrb] <= dib;

jelydonut

 

[tr]

Bạn có nghĩa là để nói rằng, ngay cả đầu vào của bạn (s) không xuất hiện trong làn sóng biểu mẫu, hoặc chỉ những kết quả đầu ra?

Bạn cần phải khẳng định CHÚNG TÔI đồng hồ trước khi lên cạnh Địa chỉ và phải được ổn định, trước khi đồng hồ cạnh cũng.

 

[veluv]

Chào

Hope u initialized có bộ nhớ phải không?

Kính trọng
Velu.V