ISP lập trình của PROM nối tiếp trong chế độ nô lệ.

[ahmadagha23]

hi;
Tôi có thể cấu hình PROM của tôi mà là gắn kết trong hội đồng của tôi trong bất kỳ cách nào ngoại trừ JTAG.
Mặt khác cho ISP lập trình của PROM XC18v04 của tôi là có bất kỳ JTAG wayexcept?

kính trọng

 

[sachingorkhe]

Hi Ahmed,

Plz rõ ràng chính xác những gì bạn muốn để làm với PROM?
Làm thế nào bạn sẽ được tải PROM của bạn lúc ban đầu mang lại lên?khác hơn là ISP?

Sachin

 

[echo47]

Tôi không nghĩ như vậy.Bảng dữ liệu cho thấy chỉ trong mạch JTAG cho lập trình.Master / Slave pins Serial chỉ cho outputting các bitstream đến FPGA.
http://direct.xilinx.com/bvdocs/publications/ds026.pdf

 

[sachingorkhe]

Có nhiều cách để cấu hình 3 cổ điển FPGA của bạn:

1) Bạn sử dụng cáp từ máy tính của bạn vào FPGA, và chạy một phần mềm trên máy tính của bạn để gửi dữ liệu qua cáp.
2) Bạn sử dụng một vi điều khiển trên tàu của bạn, với một phần mềm phù hợp để gửi dữ liệu đến FPGA.
3) Bạn sử dụng một khởi động "-PROM" trên tàu của bạn, kết nối với FPGA, mà cấu hình FPGA tự động mở điện (FPGA nhà cung cấp có những khởi động đặc biệt-PROM trong catalog của họ).

Vì vậy, cho 3 lựa chọn, bạn phải có để cấu hình nó lúc khởi động đầu tiên lên.và phải được ISP hoặc JTAG.Có vấn đề để có một JTAG đơn (4-pins) kết nối định tuyến để PROM?

Bạn có thể chương trình PROM của bạn thông qua 'JTAG và kết nối FPGA của bạn đến flash trong nối tiếp hoặc trong chế độ thạc sĩ.
Nếu bạn không muốn thì không kết nối tất cả các thiết bị trong một chuỗi JTAG.

Sachin