Hai giai đoạn khuếch đại trong CMOS thiết kế

[Castanheira_ua]

Xin chào buổi chiều. Tôi đang tham dự một khóa học trong ngành điện tử ở Bồ Đào Nha, và tôi đang gặp một số nghi ngờ trong thiết kế của một bộ khuếch đại hai giai đoạn trong công nghệ CMOS. Tôi không thể có được một tăng đủ cao, về 100000V / V. tần số đạt được sự thống nhất về 1MHz. Giai đoạn đầu vào là một cặp khác biệt với PMOS và giai đoạn đầu ra là một nguồn chung. Tôi sẽ đánh giá cao một số loại giúp đỡ. Tôi gửi kèm theo hình ảnh của mạch của tôi và biểu đồ Bode tương ứng. Cảm ơn bạn đã giúp đỡ của bạn và xin lỗi vì tiếng Anh của tôi. [COLOR = "Silver"] [SIZE = 1] ---------- Post added at 16:39 ---------- Previous bài viết là tại 16:39 [/SIZE] ---------- [/COLOR] Xin lỗi, nhưng tôi phải có hai bài viết được để gửi liên kết. Bode Sơ đồ: h ** p :/ / img46.imageshack.us/i/boder.jpg Amplifier Circuit: h ** p :/ / img407.imageshack.us/i/amplificador.jpg

 

[steadymind]

Tôi sẽ đề nghị bạn nhìn vào cmos analog cuốn sách thiết kế của phillip allen (bản lần 2). nó có một chương trong đó thảo luận về làm thế nào để thiết kế hai bộ khuếch đại giai đoạn và đánh đổi thương mại. không kiểm tra bộ khuếch đại của bạn trong vòng lặp mở, có một hệ thống vòng khép kín một điện trở lớn (1GOhms) giữa đầu ra và đầu vào ur tiêu cực. điều này sẽ giúp u tính toán các lỗi đầu vào gọi, tăng đạt được bằng cách tăng độ dài của tải NMOS trong giai đoạn đầu tiên. từ điềm lô, chúng ta có thể thấy cực thứ hai là ảnh hưởng đến giai đoạn của bạn và nhu cầu bồi thường tốt hơn.

 

[ayo_oc]

Hãy thử cascoding tải. Sau đó, để có được tăng thêm, bạn có thể tăng transconductance tải cũng tăng sức đề kháng đầu ra và do đó đạt được. Thông thường, cách tốt nhất là để phân chia lợi ích về bình đẳng btw 2 giai đoạn. Để tăng tần số đạt được sự thống nhất, bạn có thể thêm một điện trở trong loạt với các tụ điện bồi thường (phản hồi). Nhưng cần phải làm một phân tích nhanh tay để bạn biết những gì các thông số ảnh hưởng đến tần số đạt được của bạn và đạt được Unity. Thiết kế Vi mạch là giống như một trò chơi của Lego .... bạn phải đặt mọi thứ cùng nhau từng bước. Goodluck!

 

[tokwatbaboy]

Hi All, Tôi cố gắng để thiết kế một giai đoạn hai op-amp bằng cách sử dụng công nghệ 0.35um. Tôi hiện đang bị mất làm thế nào để bắt đầu thiết kế của tôi. Giáo sư của chúng tôi đã cho chúng tôi một mạch mà là 2 cặp pmos khác như đầu vào và từ đó chúng tôi bắt đầu thiết kế của chúng tôi. Bây giờ vấn đề của tôi là làm thế nào để ước tính kích thước bóng bán dẫn. Tôi cố gắng để kiểm tra điện áp (VGS, VDS) trên tất cả các bóng bán dẫn nhưng không thành công. Tôi đã cố gắng để buộc cả hai p và n đầu vào với mặt đất và kiểm tra nếu các bóng bán dẫn của tôi là trong khu vực bão hòa và phát hiện ra rằng NMOS của tôi hiện tại gương và pmos nguồn hiện tại là bão hòa trong khi hai pmos đầu vào của tôi là ở tuyến tính. là trạng thái chính xác của bóng bán dẫn của tôi? Bạn có thể xin vui lòng cho một số kỹ thuật về làm thế nào để bắt đầu thiết kế của tôi. Thông số kỹ thuật đòi hỏi Gain 80dB / CMRR / PSRR, 100MHz Unity Gain BW, 3V Vdd và 0V VSS. Cảm ơn bạn!

 

[jimito13]

Hãy thử liên kết này: http://webpages.eng.wayne.edu/cadence/ECE7570/doc/OPAMP_ADV.pdf Đây là một hướng dẫn tốt để nghiên cứu trước khi bạn bắt đầu thiết kế và bạn sẽ thấy làm thế nào từng tham số. ảnh hưởng đến hiệu suất của bạn.

... là tình trạng chính xác của bóng bán dẫn của tôi

Không, tất cả các bóng bán dẫn nên làm việc bão hòa region.You nên tìm thấy một hợp điện áp đầu vào phổ biến chế độ đảm bảo tất cả các bóng bán dẫn vào ngồi trong khi đạt thông số kỹ thuật của bạn Mặt khác.

 

[tokwatbaboy]

cảm ơn! tôi sẽ kiểm tra và xem xét các tập tin. Ngoài ra, một câu hỏi được, tôi phải ép buộc GND đầu vào trong quá trình tính toán DC?

 

[jimito13]

Tôi không hiểu ... nếu bạn có nghĩa là để kết nối các tín hiệu nhỏ với mặt đất để phân tích DC, câu trả lời là có. Như fas như mức độ phổ biến DC đầu vào chế độ câu trả lời rõ ràng là không có!

 

[tokwatbaboy]

những gì tôi muốn làm là để ước tính VDS / VGS các bóng bán dẫn m3 và m4 (NMOS hiện nhân bản), VDS / VGS của bóng bán dẫn M1 và M2 (cặp pmos khác) và VDS / VGS của M5 (pmos hiện tại nguồn). Tôi muốn xem nếu 3,3 vdd cung cấp là đủ để hỗ trợ toàn bộ mạch của tôi.

 

[jimito13]

những gì tôi muốn làm là để ước tính VDS / VGS các bóng bán dẫn m3 và m4 (NMOS hiện nhân bản), VDS / VGS của bóng bán dẫn M1 và M2 (cặp pmos khác) và VDS / VGS của M5 (pmos hiện tại nguồn)

Ok, điều này là choises của người thiết kế theo những gì mình muốn đạt được với giai đoạn khuếch đại của mình.

Tôi muốn để xem nếu 3,3 vdd cung cấp là đủ để hỗ trợ toàn bộ mạch của tôi

Đọc hướng dẫn sử dụng của quá trình này và thấy Vdd tối đa có thể được sử dụng cho loại hình này của các bóng bán dẫn bạn use.This là những gì Vdd của bạn cho opamp.