Hỏi về đo lường Inl DNL

[hacksgen]

hi friends,

tôi đã thiết kế một công cụ chuyển đổi kép 12bit adc dốc với tốc độ đồng hồ của 1GHz mà tôi muốn để đo Inl và dnl.Tôi đã nhìn những phương pháp được đề xuất trên diễn đàn này như Histogram phương pháp dựa trên tín hiệu sóng sin hoặc tín hiệu đoạn đường nối.Vấn đề là mỗi mẫu phải mất bất cứ nơi nào từ 3 đến 4hrs để hoàn thành.Vì vậy, nếu tôi làm bài kiểm tra biểu đồ phải mất hơn một tháng để hoàn tất việc thử nghiệm.Có cách nào khác để đo Inl và nl của adc trong một thời gian ngắn hơn.

cảm ơn.

 

[subharpe]

Chào,
Bạn có nghĩa là mỗi chuyển đổi phải mất 3-4 giờ !!!!!!!!!!!Ở tần số những gì bạn đang hoạt động bạn bè????

 

[hacksgen]

Hi subharpe,

Khối kỹ thuật số của tôi hoạt động ở tần số 1Ghz.It mất tổng 8192ns để tính toán đầy đủ điện áp đầu vào quy mô.

Có phải mất 3-4hrs cho giả lập ultrasim cadence để cho ra một giá trị chuyển đổi.

Bạn có biết các cách khác để tính dnl Inl

 

[mahgoub]

bạn có thể thử một số mẫu và thử nghiệm sự khác biệt
giữa đầu ra và đầu vào việc nhưng tôi sẽ không được chính xác có thể tin rằng mô phỏng Inl và dnl
có thể mất một ngày

 

[PaloAlto]

Tôi sợ là cách nó được.Tôi phải đối mặt với cùng một vấn đề một số thời gian trước đây.Bạn có thể tìm thấy thủ đoạn để ước tính Inl hoặc lỗi chuyển đổi, nhưng cuối cùng trong ngày không có cách nào ra ngoài.Bạn cần một số lượng mỗi mẫu mã và bạn cần để mô phỏng cho họ, vì vậy, có phải mất lứa tuổi.

Điều duy nhất bạn có thể làm là để mô phỏng lỗi chuyển đổi thay vì Inl, đó là chỉ cần ấn một lần mỗi mã.Điều đó sẽ cho bạn một giới hạn trường hợp xấu nhất cho Inl.Đối với dnl là một cơn ác mộng quá.

Những gì tôi được sử dụng để làm là mô phỏng 1 hit mỗi mã cho đầy đủ và sau đó trong phần khó khăn (trong trường hợp của tôi, là đường ống đã được tại 1 / 4 vref) mô phỏng 20 dòng trên một mã.

Một thứ khác mà có thể được thực hiện là để mô phỏng song song chia đầy đủ ở các bộ phận và sau đó dán chúng tất cả cùng nhau.Tuy nhiên, có vẻ như rất khó để tham gia tất cả sạch.

Chúc may mắn!