hệ thống C là tốt hơn so với HDL?

Tôi không nghĩ rằng hệ thống c thực sự là tốt hơn sau đó một hadl như VHDL hoặc Verilog!Tôi nghĩ rằng chỉ có một risem tại sao để thay đổi cho hệ thống c.Chỉ có ~ 10.000 VHDL Lập trình và ~ 1.000.000 C Programmer!

Phytex

 
Xin chào!

Có và Windows là Linux tốt hơn sau đó, Hoa Kỳ là tốt hơn thì phần còn lại của thế giới, Fiat là tốt hơn sau đó RR ........

Hãy suy nghĩ hai lần trước khi gửi bài.

Lời chúc mừng tốt đẹp nhất
Bart

 
Tôi nghĩ rằng SystemC chỉ có lý do cho sự tồn tại để giúp các kỹ sư phần mềm với các phần cứng / phần mềm đồng thiết kế.Tuy nhiên vấn đề chính của họ là thiếu kiến thức về các vi-archtiectures tiềm ẩn và không cần cho một ngôn ngữ khác.

I don; t SystemC bao giờ nghĩ rằng sẽ đạt được như là chấp nhận nhiều như VHDL / Verilog (phần cứng) và C / C (phần mềm) làm.Trong 10 năm tới, hai thế giới sẽ không gặp nhau.

the_penetratorŠ

 
VHDL và Verilog được chuẩn hóa ieee.còn ở tuổi lớn hơn so với SystemC và về tất cả các chương trình hỗ trợ hai hdls, nhưng không SystemC.VHDL và Verilog (i thích VHDL) là phổ biến hơn so với SystemC và mã số của họ được cầm tay vì nhiều sotware.tôi nghĩ rằng họ là tốt hơn so với SystemC.
amir

 
SystemC là dành cho mô hình trình độ cao, Synopsys là bỏ hành vi tổng hợp.Tuy nhiên, mới SystemC sẽ bao gồm RTOS và di chuyển lên một notch.Verlog hệ thống sẽ thu hẹp khoảng cách để mô tả hành vi và varification.

 
the_penetrator đã viết:

Tôi nghĩ rằng SystemC chỉ có lý do cho sự tồn tại để giúp các kỹ sư phần mềm với các phần cứng / phần mềm đồng thiết kế.
Tuy nhiên vấn đề chính của họ là thiếu kiến thức về các vi-archtiectures tiềm ẩn và không cần cho một ngôn ngữ khác.I don; t SystemC bao giờ nghĩ rằng sẽ đạt được như là chấp nhận nhiều như VHDL / Verilog (phần cứng) và C / C (phần mềm) làm.
Trong 10 năm tới, hai thế giới sẽ không gặp nhau.the_penetratorŠ
 
V * HDL có nghèo tùy chọn biên dịch.
đặc biệt là VHDL.
và vv VHDL mã hóa là rất ^ 10 dự phòng.
Không cảm thấy đau u bằng văn bản mã VHDL, nếu u biết C / C ngôn ngữ lập trình.?
tôi nghĩ rằng
SpecC / SystemC làm cho sự tiến bộ của resercher điện / kỹ sư 's công trình (giữa làm thuật toán và FPGA / ASIC thiết kế) liền mạch
và tăng năng suất.

RTL nhưng chất lượng là xuống

 
c là một hệ thống HDL ngay cả khi nó cố gắng vượt qua chính nó ra như C. Nó có thể là dựa trên c, viết bằng c, c và cú pháp sử dụng, nhưng nó không phải là một ngôn ngữ cấp cao.Đó là chắc chắn không phải là dễ đọc như c.bạn vẫn còn cần để mô tả những điều trên cấp độ rtl, để có được phần cứng.và có một đường cong dốc học tập để làm bất cứ điều gì thú vị.Trường hợp không có điểm mạnh của nó được mô phỏng và xác minh, và HW / SW co-thiết kế ..và thực tế là có một ổ đĩa thật để có thể để có thể để mô tả phần cứng trong c bởi vì như là một nhà văn trước đây cho biết, có một lập trình viên c nhiều hơn các lập trình viên HDL.nhưng lý luận của tôi là, từ i có ít kinh nghiệm, VHDL hoặc Verilog, được mô tả tốt hơn ở phần cứng và được dễ dàng hơn để tìm hiểu hơn SystemC, nếu bạn chưa bao giờ thực hiện nhiều C. không nghĩ rằng bạn sẽ được lập trình trong c gây ra nó không có vẻ gì giống như thật.
p

 
một số "silly" phản hồi tích cực vì lý do như sự tồn tại của hơn 1.000.000 lập trình C và ít hơn nhiều VHDL lập trình viên có thể đưa ra các int các đứng lời mắng oan \ là nơi đầu tiên và từ chối những sự xứng đáng từ tốt nhất.
Trong tôi xem tôi nghĩ rằng đó là một ngôn ngữ tốt nhất để nói chuyện với mọi cá nhân và có một ngôn ngữ HDL tốt nhất (hoặc giảng dạy theo định hướng hoặc định hướng tế bào) để mô tả mỗi mạch

 
SystemC là ngôn ngữ thiết kế hệ thống và định nghĩa như là ngôn ngữ mô tả hệ thống (SDL).VHDL / Verilog là ngôn ngữ thiết kế phần cứng và định nghĩa như là ngôn ngữ mô tả phần cứng (HDL).chúng tôi không thể nói là tốt hơn đó và bỏ qua những người khác mà là bất lợi.thay vào đó, chúng được bổ sung để có được mức độ cao hơn phương pháp thiết kế.

 
Theo quan điểm của tôi, SystemC có lẽ là tốt cho mô hình trình độ cao, nhưng nó là đổ cho RTL cấp.
Hãy xem của Synopsys "Mô tả Systhesizable RTL trong SystemC",
và bạn có thể không muốn sử dụng như là ngôn ngữ SystemC HW thiết kế của bạn.

 
Đừng so sánh SystemC để .. HDL'sđơn giản chỉ vì SystemC là hệ thống cấp mô hình ngôn ngữ, trong khi những người khác được cho mô tả phần cứng ..cho thời gian được một không thể bù đắp những .. khácu tốt hơn suy nghĩ của SystemC và HDL khác như bổ sung mỗi người khác ..hoặc rằng SystemC là một bước đi tốt towords không có vấn đề trong HW / SW co-design.
Hãy nhớ rằng hệ thống chưa trưởng thành từ điểm của Tổng hợp ..cho rằng nó không thể đánh bại khác rất trưởng thành của HDL như VHDL và Verilog ..

Đơn giản chỉ cần

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Cười" border="0" />
 
C là hệ thống tốt có nó là tốt nhưng VHDL cũng tốt ... thấy thực sự của nó tương đối.
Không phụ thuộc vào người sử dụng nó, nhưng về nhiệm vụ ở bàn tay ... hệ thống C là rất tốt cho xác minh, nhưng không hiệu quả của nó rất thuận tiện để sử dụng ... là không nhiều như các lập trình viên phần cứng để uuse C. .. do đó có rất nhiều prons và chống ... nhưng có một thời gian trước khi phải mất bất kỳ một vị trí cao hơn ...ngay bây giờ tVerilog / VHDL / sysetm C và có OVA sẽ cùng tồn tại

 
AC / C HDL sẽ không được một HDL tốt hơn so với VHDL hoặc Verilog, nhưng nó sẽ là một ngôn ngữ tốt hơn cho phần cứng / phần mềm mô phỏng đồng.

 
yeah right ...và Kirsten Dunst là tốt hơn so với Anna Paquin ...

nhìn ở đây bạn bè, không có những điều như một ngôn ngữ tốt hơn!Nó phụ thuộc vào những gì bạn muốn làm.

Ví dụ:

Kirsten là hấp dẫn hơn, nhân vật của cô là emotionative nhưng cũng có thể cung cấp cho bạn là duy nhất trên băng-nhìn lạnh.Xem chillingly cũng có thể chơi xấu-behaved thanh thiếu niên (một năm trước đây rất ít), ví dụ như trong "Interview with a Vampire".

Anna có độ sâu ít hơn trong vai trò của mình, nhân vật của cô không phải là rất tình dục-minded, cũng thêm ấm (thậm chí là Rogue!).Cô cũng đã mua ít người tin ở tuổi 11.

Vì vậy, đến thời điểm này, SystemC là nền tảng cho các điều chỉnh, hệ thống cấp thiết kế chơi với kích thước của ký ức, lúc truy cập vào thiết bị ngoại vi và gia tốc như ở cấp độ giao dịch.

HDLs được mô phỏng / sau đó-bật-ngôn ngữ tổng hợp mà sẽ chiếm ưu thế trong nhiệm vụ tổng hợp cho 10 năm nữa.SystemC sẽ không biên dịch là tốt cho một số thời gian hơn.

the_penetratorŠ

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top