hậu quả của PAD đặt ở giữa của chip là những gì

[sophiefans]

hậu quả của PAD đặt ở giữa của chip là gì? Quy tắc thiết kế cho biết rằng khoảng cách maxium từ PAD vòng bảo vệ S / L là 200u. Trong một từ khác, PAD phải được putted xung quanh chip. Theo tôi, quy tắc này là tương đối so với gói. Nhưng nếu tôi không đóng gói và sẽ gửi các chip để kiểm tra ngay sau khi tapout, trong trường hợp này, nếu tôi có thể đặt PAD ở giữa của chip? cảm ơn trước cách chân thành, sophiefans

 

[sengyee88]

Tôi tin rằng nói chung, không có hại cho đặt miếng đệm ở nơi nào trong con chip, nhưng chúng tôi luôn luôn tránh làm điều này. Như u có thể cần phải xem xét: 1. Nếu có bất kỳ khó khăn khi thực hiện liên kết dây. Dây trái phiếu một miếng đệm giữa các chip đòi hỏi phải liên kết dây còn, nó là dễ dàng hơn để phá vỡ và cơ hội cao hơn mà nó có thể vượt qua bondings dây khác. 2. Khi làm dây liên kết, căng thẳng nhất định được áp dụng cho các IC. Nếu nó nằm ở giữa, căng thẳng có thể proporgate toàn bộ IC. 3. Nếu IC của bạn là flip-chip. Nếu các tấm lót chỉ là EWS thăm dò, không cho liên kết dây, tôi nghĩ rằng nó vẫn sẽ được ok.

 

[sophiefans]

Tôi có nghĩa là có miếng đệm là ok. Tôi sẽ không có bất kỳ gói. Sau đó, tôi sử dụng đầu dò để kiểm tra.

 

[renwl]

pad cho thăm dò là không giống nhau cho liên kết

 

[sengyee88]

Thử nghiệm của bạn được thực hiện ở cấp wafer? Nếu nó được thử nghiệm sau khi wafer xẻ, tôi tin rằng dây liên kết không thể tránh khỏi.

 

[sophiefans]

khó hiểu