T
tromeros
Guest
Hi to all,
Tôi muốn hỏi làm thế nào để tính toán tiếng ồn ở giai đoạn đầu ra của một hệ thống vòng kín như một PLL.
Tôi đã thấy phương pháp được mô tả trong http://www.designers-guide.org/ bởi Ken Kundert.Ông kết hợp các jitter trong mô hình hành vi của các hệ thống phụ của PLL và thực hiện một phân tích thoáng qua và tìm jitter ở đầu ra.Sau khi một biến đổi FFT ông được tiếng ồn pha.
Sử dụng PSS phân tích tại Cadence tôi không thể thành công vì lý do ổn định, các PLL sẽ không bao giờ khóa.
Trong ADS, mặc dù nó có một số ví dụ tôi không thể tuỳ chỉnh chúng trong thiết kế của tôi và phân tích những thất bại vì lý do stabillity quá.
Tôi muốn chia sẻ ý kiến của bạn về chủ đề này.Có ai nhìn thấy một tương đối chính xác và nhanh chóng cách để tính toán tiếng ồn pha?
Cảm ơn bạn!
Tôi muốn hỏi làm thế nào để tính toán tiếng ồn ở giai đoạn đầu ra của một hệ thống vòng kín như một PLL.
Tôi đã thấy phương pháp được mô tả trong http://www.designers-guide.org/ bởi Ken Kundert.Ông kết hợp các jitter trong mô hình hành vi của các hệ thống phụ của PLL và thực hiện một phân tích thoáng qua và tìm jitter ở đầu ra.Sau khi một biến đổi FFT ông được tiếng ồn pha.
Sử dụng PSS phân tích tại Cadence tôi không thể thành công vì lý do ổn định, các PLL sẽ không bao giờ khóa.
Trong ADS, mặc dù nó có một số ví dụ tôi không thể tuỳ chỉnh chúng trong thiết kế của tôi và phân tích những thất bại vì lý do stabillity quá.
Tôi muốn chia sẻ ý kiến của bạn về chủ đề này.Có ai nhìn thấy một tương đối chính xác và nhanh chóng cách để tính toán tiếng ồn pha?
Cảm ơn bạn!