K
kumar_eee
Guest
Lý do đằng sau sửa chữa các vi phạm Hold sau khi CTS là gì?
N
navateja
Guest
Trước khi CTS, đồng hồ là lý tưởng. Điều này có nghĩa rằng các giá trị của hàng loạt nghiêng và không chính xác. Họ chỉ là các giá trị gần đúng. Nhưng sau khi CTS, đồng hồ được truyền. Nó có nghĩa là mà nghiêng được cân bằng. Ngoài ra, thời gian chuyển đổi của đồng hồ (s) cùng với các đầu vào và sự gia tăng sản lượng và thời gian mùa thu có thể được biết đến. Cân bằng của đồng hồ nghiêng trên mạng được thực hiện bởi bộ đệm chèn (bộ đệm không bình thường, nhưng bộ đệm đồng hồ đặc biệt) trong đường dẫn đồng hồ. Ngoài ra nó được biết rằng các hành vi vi phạm giữ là nguy hiểm hơn vi phạm thiết lập. Điều này là bởi vì vi phạm thiết lập có thể được cố định bằng cách giảm tần số hoạt động của mạch. Nhưng đây không phải là trường hợp với giữ. Ngay cả khi sửa chữa giữ được thực hiện trước khi giai đoạn CTS, thêm bộ đệm trong đường dẫn đồng hồ (hoặc trong một số trường hợp giảm) số tiền nhất định của sự chậm trễ. Do đó, nó luôn luôn khuyến khích để sửa chữa các vi phạm giữ sau khi giai đoạn CTS. Hy vọng điều này sẽ giúp.
E
ebuddy
Guest
Không bạn cũng cần để sửa chữa vi phạm thiết lập sau khi CTS? Thông tin thời gian từ bố cục là chỉ có hiệu lực sau khi CTS.
N
navateja
Guest
Chúng tôi cũng sửa chữa vi phạm thiết lập sau khi CTS. Tất cả những gì tôi đang nói là thiết lập có liên quan đến sự chậm trễ trong đường dẫn dữ liệu và tổ chức có liên quan đến sự chậm trễ trong đường dẫn đồng hồ. Vì vậy, thiết lập có thể được cố định trong giai đoạn pre-CTS (ngay cả khi chậm trễ đồng hồ chính xác bao gồm cả sự chậm trễ bộ đệm là không chính xác được biết đến). Nhưng đối với việc sửa chữa giữ, sự chậm trễ chính xác của con đường đồng hồ là cần thiết. Do đó tổ chức các nhu cầu của hành vi vi phạm phải được cố định sau CTS.
L
lostinxlation
Guest
Cả hai sửa thiết lập và giữ đòi hỏi sự chậm trễ đường dẫn chính xác cũng như chậm trễ chèn đồng hồ chính xác, do đó, về mặt lý thuyết, cả hai cần được cố định sau khi CTS. Lý do duy nhất chúng tôi sửa chữa thời gian thiết lập trước khi CTS là nó là một chút quá muộn để làm như vậy sau khi CTS. Sau khi CTS, tất cả các tế bào được đặt và bạn không có nhiều tính linh hoạt trong việc ấn định thời gian thiết lập. Mặt khác, sửa chữa giữ chỉ là bổ sung thêm các bộ đệm và có thể dễ dàng thực hiện ngay cả sau khi đặt. Nếu công cụ trở nên tinh vi, đủ để xử lý sửa chữa thời gian thiết lập ngay cả sau khi đặt, chúng tôi không cần phải sửa chữa các thiết lập trước khi CTS. Về cơ bản, chủ yếu là do giới hạn công cụ.
J
jeevan.life
Guest
Và chúng tôi cũng có thể chơi xung quanh với tần số đồng hồ để sửa chữa cài đặt ... nhưng giữ không liên quan đến tần số .. Vì vậy!
S
SSTA
Guest
Hi Guys, Tôi có một câu hỏi và sẽ thực sự đánh giá cao câu trả lời của bạn. Giả sử rằng chúng ta có hành vi vi phạm giữ 1ns TRƯỚC KHI CTS. Và giả sử mà nghiêng là 0. Điều gì có thể là lý do? Cảm ơn!
E
ebuddy
Guest
Các lý do có thể tôi có thể nghĩ: 1. Việc chậm trễ đầu vào không được thiết lập đúng 2. Thư viện bạn đang sử dụng có một yêu cầu giữ thời gian lớn.
S
SSTA
Guest
Cảm ơn eBuddy! Không có câu trả lời nghiêm ngặt về câu hỏi này, phải không? Vì vậy, đầu tiên có liên quan đến các khó khăn, nhưng ở đây một câu hỏi khác, trong trường hợp đó, tại sao thiết kế trình biên dịch là không thể sửa chữa nó? Bạn có nghĩa là đầu vào hạn chế sự chậm trễ là bất hợp lý chặt chẽ và ngay cả công cụ này là không thể sửa chữa với đồng hồ lý tưởng? Thứ hai cũng là một điểm tốt, nhưng nó có thể gây ra vi phạm lớn như vậy không chắc chắn. Tôi chưa bao giờ gặp tình huống như vậy trong các thiết kế của tôi, đây là một cái gì đó những gì tôi nghĩ rằng cuối cùng ngày 
. Chỉ cần một điểm, điều này có thể là do không đủ tế bào trong thư viện để tạo logic khác nhau ..? Hay cái gì khác.
. Chỉ cần một điểm, điều này có thể là do không đủ tế bào trong thư viện để tạo logic khác nhau ..? Hay cái gì khác.
F
fpgafresh
Guest
Về cơ bản, cả hai thiết lập và phân tích hành vi vi phạm giữ là một ví dụ phân tích bi quan, chúng tôi muốn tìm những đường dẫn không tồi tệ nhất. Vì lý do này khi chúng ta đang phân tích thời gian thiết lập, chúng tôi muốn thực hiện là đồng hồ càng nhanh càng tốt và dữ liệu càng chậm càng tốt (chúng tôi sử dụng WC góc để phân tích thiết lập). Từ điểm nhìn của mạng lưới đồng hồ, sự chậm trễ đồng hồ là tối thiểu trước khi CTS khi các đồng hồ được coi là lý tưởng và trì hoãn tuyên truyền của mạng đồng hồ là số không. Vì vậy, thiết lập có thể được phân tích cho các đường dẫn không tồi tệ nhất trước khi CTS. Khi chúng tôi đang phân tích thời gian giữ, chúng tôi muốn làm cho đồng hồ chậm như chúng ta có thể và dữ liệu càng nhanh như chúng ta có thể (BC góc để phân tích giữ). Một lần nữa từ điểm nhìn của mạng lưới đồng hồ, sự chậm trễ đồng hồ là tối đa sau khi CTS khi các đồng hồ được tuyên truyền và tế bào đệm này được thêm vào trong mạng đồng hồ để cân bằng nghiêng. Tổ chức này có thể được phân tích cho các đường dẫn không tồi tệ nhất sau khi CTS
P
pavanks
Guest
Bạn cần phải sửa chữa luôn luôn giữ sau khi CTS coz, trước khi CTS u không có cây đồng hồ thực sự ur tuyên truyền từ các nguồn đồng hồ với pin đồng hồ của flip ur thất bại. Vì vậy, các con đường đồng hồ là lý tưởng trước khi CTS. Như chúng ta đã biết giữ được anlaysed trên cùng một cạnh đồng hồ. Vì vậy, chúng ta cần phải biết các cạnh cùng một đồng hồ chính xác 2 tại flip flops giao tiếp xem xét nếu có một nghiêng giữa chúng. Vì vậy, chúng tôi nhận được cạnh đồng hồ thực sự sau khi định tuyến đồng hồ. Tổ chức vi phạm có nghĩa là u bị mất các chức năng của thiết kế ur.