Giới thiệu về 101010101010 ............., cần giúp đỡ cho preamble

[titaurusy]

chào,
i am fuzzed gần đây cho 101010101 ......,
vì i am đang làm một dự án về phát hiện 10101010 đoạn đầu, sau khi kết thúc phát hiện này, dấu phân cách sẽ được phát hiện, sau đó các dữ liệu người dùng bắt đầu được nhận.
trước hết, tôi thiết kế một FSM để nhận 101010101 ........., nhưng một số một cho rằng, là một cách ngây thơ, và cho tôi biết suy nghĩ về self_correlation, tôi muốn biết làm thế nào tôi có thể nhận ra các self_correlation bởi DSP?và cuối cùng thực hiện trong VLSI
ai đó có thể cung cấp cho tôi những mạch thường được sử dụng? tốt hơn trong Verilog mã.
cảm ơn rất nhiều

 

[DarkJedi]

Hi titaurusy,

As far as i know, Thos 101010101010 thực sự để syncronize các frecuencies của transmiter và người nhận, do đó, các bit có cùng một thời gian ở cả hai đầu.Tôi thật sự sẽ sử dụng một PLL này gây ra pourpose ý tưởng là để phát hiện và thiết lập frecuency cho cả hai transmiter và recierver.