giấy tờ cho thả thấp, cao PSRR trên chip điều

[bageduke]

Không ai có giấy tờ cho thả thấp, cao PSRR về điều chip?Tôi muốn thiết kế một ngày với điều chip-1.3V cung cấp điện và PSRR là trên 45dB với 0.2V thả.

Cảm ơn rất nhiều

 

[leo_o2]

các dải tần số cho 45dB PSRR là những gì?

 

[bageduke]

Tôi đang tìm kiếm tại ít nhất là 45dB PSRR tại 3.2MHz.Cảm ơn,leo_o2 đã viết:

các dải tần số cho 45dB PSRR là những gì?

 

[leo_o2]

Tải trọng hiện nay là gì.
Sứ mệnh không thể để tích hợp đầy đủ (bao gồm cả nắp ra), tôi nghĩ.Bạn có thể tưởng tượng 3.2MHz là trên băng thông LDO's.Ở tần số đó, PSRR phụ thuộc vào điện áp phân chia giữa cap ký sinh trùng và nắp đầu ra.Thêm vào sau khi 3 giây:Tải trọng hiện nay là gì?
Sứ mệnh không thể để tích hợp đầy đủ (bao gồm cả nắp ra), tôi nghĩ.Bạn có thể tưởng tượng 3.2MHz là trên băng thông LDO's.Ở tần số đó, PSRR phụ thuộc vào điện áp phân chia giữa cap ký sinh trùng và nắp đầu ra.

 

[bageduke]

Tải trọng hiện nay không phải là rất cao.Bình thường, nó về 6mA, do đó, tôi đang cố gắng để thiết kế một thể xử lý 10mA.

Cảm ơn,

Kunleo_o2 đã viết:

Tải trọng hiện nay là gì.

Sứ mệnh không thể để tích hợp đầy đủ (bao gồm cả nắp ra), tôi nghĩ.
Bạn có thể tưởng tượng 3.2MHz là trên băng thông LDO's.
Ở tần số đó, PSRR phụ thuộc vào điện áp phân chia giữa cap ký sinh trùng và nắp đầu ra.
Thêm vào sau khi 3 giây:
Tải trọng hiện nay là gì?

Sứ mệnh không thể để tích hợp đầy đủ (bao gồm cả nắp ra), tôi nghĩ.
Bạn có thể tưởng tượng 3.2MHz là trên băng thông LDO's.
Ở tần số đó, PSRR phụ thuộc vào điện áp phân chia giữa cap ký sinh trùng và nắp đầu ra.

 

[pgoyal]

Xin có một cái nhìn tại "Rincon Mora" giấy tờ trên LDO.bạn có thể dễ dàng tìm thấy trong khi googling.