giảm parasitics trong Mim cap

[hacksgen]

hi tất cả mọi người,

Tôi muốn biết nếu có bất kỳ phương pháp nào để suppress the parasitic capacitances trong Mim mũ.Công nghệ sử dụng trong một umc 0.18um imager công nghệ mà đã có 4 lớp kim loại và các Mim cap là giữa m3 và M4 lớp.Tôi thiết kế một chi phí phaân phoái laïi SAR ADC giải quyết cho 12 bit, và tôi nghĩ rằng parasitic có thể phát một vai trò đáng kể trong thiết kế này.Bất cứ lời đề nghị về việc làm thế nào để giảm parasitic capcitance cho một đơn vị Capacitor C.

Cảm ơn

 

[Thứ bảy]

Bạn có nghĩa là - trong quá trình khai thác mà bạn muốn tránh kể những lần hai của parasitic mũ?- Nếu có - mà bạn đã sử dụng để ngăn chặn các kỹ thuật trong quá trình khai thác RC.

Nếu bạn có nghĩa là làm giảm parasitic C từ đĩa gần đó để chuyển kim loại interconnects - và giảm decoupled cap cho substrate [gnd] ..sau đó đọc phần sau đây:

Tôi không biết - kỹ thuật để nó hoàn toàn suppress / hoặc đáng kể - không nghĩ shielding - đó là nó sẽ tăng thêm.

Tránh chuyển lớp khác trên và dưới Mim cấu trúc - nếu có thể.Vì nó là một quá trình 4 kim loại - và cap-đầu trang được kết nối với M4 không có mối đe dọa từ đầu -
Bây giờ, bạn có thể loại bỏ passivation dielectric trên đầu trang, nơi có một Mim - đó sẽ làm giảm trường coupling đến một mức độ rất nhỏ .[hiệu quả sẽ không được vượt trội]

Trên dưới cùng - để làm giảm giá trị decoupling cap - bạn có thể không để lại một psub cứ theo Mim, để giảm bớt substrate coupling - có thể rút ra một NWELL hình dưới Mim, các NWELL sẽ hầu như là một hành động tiến hành các tấm / lớp giữa p-substrate và Mim -bot [M3] - và depletion cap giữa nổi NWell và PSUB - sẽ nhận được thêm vào như là một trong hàng loạt nắp với Mim.[Không có gì sẽ cải thiện đáng kể]

Nếu bạn nhận được cho biết một số kỹ thuật khác - tôi đang quan tâm để tìm hiểu.

Cảm ơn

 

[hacksgen]

Cám ơn bạn đã tư vấn.Tôi vẫn cố gắng để con số measn ra để suppress các parasitic.Từ các tài liệu Foundry tôi đã biết rằng parasitics có thể được tăng cao như mức 12 phần trăm dự capcitance giữa tấm dưới cùng và subtrate.Vì vậy tôi phải cố gắng giảm thiểu nào đó hay hủy bỏ nó ra khỏi ảnh hưởng của nó.

 

[deepak242003]

bạn có thể thêm vào nwell mà sẽ hoạt động như cho các địa phương substrate cap ....Hơn nữa, nó cũng sẽ làm giảm tiếng ồn substrate coupling

 

[timof]

Tôi không chắc chắn nếu parasitic capacitance vào đất là quan trọng trong SAR ADC.

Điều quan trọng là đúng capacctance nặng (1:2:4:8 ...), có thể được dễ dàng méo của parasitic coupling để định tuyến mạng lưới.Vì vậy, định tuyến của phía dưới tấm kim loại lớp thấp hơn bằng cách sử dụng (M1, m 2) có thể giúp đỡ.

Ngoài ra, nếu các đơn vị là capacitance nhỏ (bạn cần phải phù hợp với những ADC vào pixel pitch), các Fringe capacitance giữa các tấm có thể được hưởng redistributed vào xung quanh định tuyến mạng lưới ...