W
west81
Guest
Hi em trai tôi một sinh viên người Ý, tôi cần phải biết code VHDL của một bộ lọc FIR đáp ứng xung hữu hạn với kiến trúc song song mẫu trasposed trong đó x 
là một tín hiệu đầu vào và đầu ra y = Σck * x (nk)
ck là các hệ số của bộ lọc của một 8 bit
CLK, res, en: trong logic std
x: trong ký (7 downto 0)
y: out ký (7 downto 0)
mã VHDL là gì?
cảm ơn bạn
là một tín hiệu đầu vào và đầu ra y = Σck * x (nk)ck là các hệ số của bộ lọc của một 8 bit
CLK, res, en: trong logic std
x: trong ký (7 downto 0)
y: out ký (7 downto 0)
mã VHDL là gì?
cảm ơn bạn