giúp mã này Verilog!

[liu_uestc]

luôn luôn @ (posedge s3 hoặc addpc posedge);
bắt đầu
nếu (addpc) pc <= pctemp 1' b1;
khác bắt đầu pc <= 13'b0000000000111; pctemp <= pctemp 1' b1; cuối
cuối
cảnh báo: pctemp không phải là luôn luôn kiểm soát envent!
////////////////////////////////////////////////// ///////////////////////////////////////////// ffunction mô tả:
pc thêm một bằng addpc không đồng bộ, pc trở thành 13'b0000000000111on rìa tăng của s3;
//////////////
làm thế nào để sửa đổi?
Last edited by liu_uestc vào ngày 20 tháng 10 năm 2005 11:39; edited 1 thời gian trong tổng số

 

[qiqi6416]

nơi mà bạn đã xác định pctemp?nếu nó là một khai báo địa phương, sau đó khối tuần tự requries một nhãn.

 

[liu_uestc]

i xác định trong module, nơi có địa phương xác định, làm thế nào để cho một lable,?Thêm vào sau khi 5 phút:chỉ là một mô-đun, một trong những luôn luôn, tất cả các varials sau
module

 

[Matrix_YL]

Hi liu_uestc
mã số của bạn như vậy là khó hiểu!

có lẽ bạn nên sửa đổi như thế này
luôn luôn @ (posedge s3 hoặc addpc posedge);
bắt đầu
if (s3)
bắt đầu
pc <= 13'b0000000000111;
pctemp <= 13'b0000000000111;
end / / S3 là asynchro cài sẵn
khác
pc <= pctemp 1' b1;
cuối