[giúp] Làm thế nào để thiết kế này BGR

B

bkat

Guest
<img src="http://images.elektroda.net/50_1161790433.jpg" border="0" alt="[help]How to design this BGR" title="[giúp] Làm thế nào để thiết kế này BGR"/>1 cách thiết kế này khuếch đại lỗi??(băng thông?? đạt được? bù đắp??? tiếng ồn??)

2 cách để mô phỏng bộ khuyếch đại lỗi một cách độc lập?

3 cách để mô phỏng các PSRR của BGR này?Thx

Kính trọng

bkat

 
Các khuếch đại nên có một đạt được khá lớn.Kể từ khi tham khảo bandgap chủ yếu giao dịch với điện áp DC băng thông không cần phải lớn.Tôi nghi ngờ nó sẽ cần phải có tiếng ồn khá thấp là tốt.

Để mô phỏng PSRR áp dụng một tín hiệu AC VDD và đo đầu ra của BGR này.

 
Trong trường hợp bạn đã tìm thấy mạch này?Ông có thể cung cấp các tài liệu tham khảo cho các mạch này?Cảm ơn.

bkat đã viết:1 cách thiết kế này khuếch đại lỗi??
(băng thông?? đạt được? bù đắp??? tiếng ồn??)2 cách để mô phỏng bộ khuyếch đại lỗi một cách độc lập?3 cách để mô phỏng các PSRR của BGR này?ThxKính trọngbkat
 
bkat đã viết:

h ** p: / / images.elektroda.net/50_1161790433.jpg [/ img]1 cách thiết kế này khuếch đại lỗi??
(băng thông?? đạt được? bù đắp??? tiếng ồn??)2 cách để mô phỏng bộ khuyếch đại lỗi một cách độc lập?3 cách để mô phỏng các PSRR của BGR này?ThxKính trọngbkat
 
I am a bit puzzled bởi BGR mạch này.

Nó xuất hiện khi bắt đầu "lên mạch" là mất tích, và resisters sẽ mất một số tiền phong nha của bất động sản.

Có lợi thế đặc biệt để thiết kế này?

 
Dường như một số PMOS và NMOS bóng bán dẫn được sử dụng sai.
bkat đã viết:

h ** p: / / images.elektroda.net/50_1161790433.jpg [/ img]1 cách thiết kế này khuếch đại lỗi??
(băng thông?? đạt được? bù đắp??? tiếng ồn??)2 cách để mô phỏng bộ khuyếch đại lỗi một cách độc lập?3 cách để mô phỏng các PSRR của BGR này?ThxKính trọngbkat
 
isaacnewton đã viết:

Dường như một số PMOS và NMOS bóng bán dẫn được sử dụng sai.
 
nhờ ycj minceCó thể bạn nói với tôi đạt được lý do tại sao lỗi nên được khuếch đại cao và băng thông thấp.

Và trong quan điểm của tôi đạt được khuếch đại này là khoảng 50dB.

Bạn có thể cho tôi một số lời khuyên không có cách cải thiện này BGR?

Kích trọng

THX

 
1) giai đoạn thứ hai của amp là diode kết nối tải.nó sẽ làm giảm thu của bạn.i đoán được tổng thể là khoảng ~ 30dB?!

2) cao băng thông amp có thể cung cấp cho bạn tốt hơn tiếng ồn từ chối cung cấp trong dải tần số Mhz.cao dc đạt được có thể cung cấp cho bạn một điện áp bandgap tốt độc lập của PVT.

 
szekit đã viết:

1) giai đoạn thứ hai của amp là diode kết nối tải.
nó sẽ làm giảm thu của bạn.
i đoán được tổng thể là khoảng ~ 30dB?!2) cao băng thông amp có thể cung cấp cho bạn tốt hơn tiếng ồn từ chối cung cấp trong dải tần số Mhz.
cao dc đạt được có thể cung cấp cho bạn một điện áp bandgap tốt độc lập của PVT.
 
Tôi nghĩ rằng bạn cần một khởi động mạch
By the way, là VDD = 3.3V?

 
không cần khởi động mạch

và phạm vi điện áp: 2v ~ 6v

bkat

 
thiết bị xử lý, điện áp (cung cấp) và nhiệt độ

 
bkat đã viết:

nhờ ycj minceCó thể bạn nói với tôi đạt được lý do tại sao lỗi nên được khuếch đại cao và băng thông thấp.Và trong quan điểm của tôi đạt được khuếch đại này là khoảng 50dB.Bạn có thể cho tôi một số lời khuyên không có cách cải thiện này BGR?Kích trọngTHX
 
bkat đã viết:nhưng diode kết nối làm cho thiên vị hiện tại của opamp độc lập của PVTcảm ơn
 
ipsc đã viết:bkat đã viết:nhưng diode kết nối làm cho thiên vị hiện tại của opamp độc lập của PVTcảm ơn
 
bkat đã viết:eek:ff khóa học diode kết nối sẽ giảm gain.but các diode kết nối làm cho thiên vị hiện tại của opamp độc lập của PVTcảm ơn
 
Tất cả các bóng bán dẫn có thể được ở một giai đoạn giảm giá,
nếu không có khởi mạch.

bạn có thể muốn cân nhắc việc thêm một bóng bán dẫn đến giai đoạn 2 của bạn của OPAMP.

PSRR spec là gì, nếu VDD là giữa 2 và 6V?

 
sau đó những người có thể cho tôi biết các bằng khen của các kết nối diode của opamp thứ hai giai đoạn?cảm ơn!

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top