Giám sát hệ thống nhiệm vụ trong Verilog

[ASIC_intl]

Tại sao là $ giám sát luôn luôn bằng văn bản bên trong một khối ban đầu?

 

[zjushmily]

Verilog cú pháp ....

 

[ASIC_intl]

Verilog cú pháp không nói rằng $ màn hình sẽ luôn luôn được bên trong một khối ban đầu. Cú pháp chỉ nói về $ theo dõi.

 

[kulkarni_saurabh]

Hi ASIC_intl, $ màn hình, một lần gọi, liên tục giám sát các giá trị của các biến / tín hiệu quy định trong danh sách tham số và hiển thị tất cả các thông số trong danh sách bất cứ khi nào giá trị của bất kỳ một trong các biến / tín hiệu thay đổi. Kể từ khi hệ thống nhiệm vụ này liên tục giám sát các giá trị, nó cần được gọi chỉ một lần và do đó, nó thường được viện dẫn trong khối ban đầu kể từ khi khối ban đầu cũng được gọi chỉ một lần trong suốt chiều dài của mô phỏng. Tuy nhiên, nó không phải là cần thiết mà tuyên bố $ màn hình ĐÃ được gọi thông qua khối ban đầu. Bạn có thể gọi nó trong bất kỳ khối thủ tục (như luôn luôn khối). Trong thực tế, nó có thể được gọi nhiều lần cùng với $ monitoron và $ monitoroff báo cáo. Hy vọng điều này sẽ giúp. Kính trọng, Saurabh

 

[madhavisai]

Nó được sử dụng để xem các kết quả đầu ra ở định dạng văn bản trên bàn điều khiển

 

[ramana459]

Chúng ta có thể sử dụng màn hình hiển thị màn hình và $ trong Verilog $ Màn hình này sẽ hiển thị đầu ra khi các biến đang thay đổi giá trị theo thời gian, $ hiển thị giống như một tuyên bố printf trong ngôn ngữ C.